SN74LVC2G08-Q1

現行

產品詳細資料

Technology family LVC Number of channels 2 Inputs per channel 2 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Automotive Operating temperature range (°C) -40 to 125
Technology family LVC Number of channels 2 Inputs per channel 2 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Automotive Operating temperature range (°C) -40 to 125
SSOP (DCT) 8 11.8 mm² (2.95 mm × 4 mm) VSSOP (DCU) 8 6.2 mm² (2 mm × 3.1 mm)
  • AEC-Q100 Qualified With the Following Results:
    • Device Temperature Grade 1: –40°C to +125°C Ambient Operating Temperature Range (DCU package)
    • Device Temperature Grade 3: –40°C to +85°C Ambient Operating Temperature Range (DCT package)
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Partial-Power-Down Mode Operation
  • Can be Used as a Down Translator to Translate Input from a Maximum of 5.5 V Down to the VCC Level.
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • AEC-Q100 Qualified With the Following Results:
    • Device Temperature Grade 1: –40°C to +125°C Ambient Operating Temperature Range (DCU package)
    • Device Temperature Grade 3: –40°C to +85°C Ambient Operating Temperature Range (DCT package)
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Partial-Power-Down Mode Operation
  • Can be Used as a Down Translator to Translate Input from a Maximum of 5.5 V Down to the VCC Level.
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

This dual 2-input positive-AND gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC2G08-Q1 performs the Boolean function Y = A • B or Y = /A + /B in positive logic.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

This dual 2-input positive-AND gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC2G08-Q1 performs the Boolean function Y = A • B or Y = /A + /B in positive logic.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

下載 觀看有字幕稿的影片 影片

技術文件

找不到結果。請清除您的搜尋條件,然後再試一次。
檢視所有 2
重要文件 類型 標題 格式選項 下載最新的英文版本 日期
* 資料表 SN74LVC2G08-Q1 Dual 2-Input Positive-AND Gate datasheet (Rev. E) PDF | HTML 2004/3/1
更多文件說明 Automotive Logic Devices Brochure 2014/8/27

設計與開發

如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

5-8-LOGIC-EVM — 適用於 5 針腳至 8 針腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模組

靈活的 EVM 旨在支援任何針腳數為 5 至 8 支且採用 DCK、DCT、DCU、DRL 或 DBV 封裝的裝置。
使用指南: PDF
支援產品和硬體
有庫存
限制:
??asset.out-of-stock-ti_zh_TW??
無法提供
模擬型號

SN74LVC2G08 Behavioral SPICE Model

SCEM620.ZIP (7 KB) - PSpice 模型
支援產品和硬體
參考設計

PMP20978 — 具有高電壓 GaN FET 的高效率和高功率密度 1kW 共振轉換器參考設計

PMP20978 參考設計為具備高效率、高功率密度及輕量的共振轉換器參考設計。其可將 390V 輸入轉換為 48V/1kW 輸出。PMP20978 功率級的功率密度超過 140W/in³。整個主機板重量小於 230g。固定 950kHz 切換頻率在穩定狀態下,可達 97.6% 的峰值效率。 

支援產品和硬體
參考設計

PMP23242 — 微處理器單元 (MPU) 離散式汽車電源參考設計

此設計展示了使用低成本離散式電壓穩壓器的電源樹,並詳細介紹 AM62x-Q1 處理器系列不同電壓軌的特定通電和斷電時序要求。

支援產品和硬體
參考設計

TIDA-00141 — 適用於翻轉式顯示器的車用有刷馬達驅動器

TIDA-00141 參考設計提供了一個快速設定指南,用於推入開啟 / 推入關閉馬達驅動系統,該系統能夠驅動資訊娛樂系統的翻轉式顯示器。此解決方案也示範兩種回饋方式:一種使用限制開關,另一種則是利用馬達驅動器上的電流限制設定。此設計採用所有符合車用標準的裝置,允許直接連接電池,並且無需軟體開發,進而加快了解決方案的上市時間。   此設計整合了 TPS65320EVM 電路板來建立解決方案。

支援產品和硬體
封裝 針腳 CAD 符號、佔位空間與 3D 模型
SSOP (DCT) 8 Ultra Librarian
VSSOP (DCU) 8 Ultra Librarian

訂購與品質

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

內容係由 TI 和社群貢獻者依「現狀」提供,且不構成 TI 規範。檢視使用條款

若有關於品質、封裝或訂購 TI 產品的問題,請參閱 TI 支援。​​​​​​​​​​​​​​

影片