SN74LVC1G00
- Available in the Ultra Small 0.64-mm2
Package (DPW) With 0.5-mm Pitch - Supports 5-V VCC Operation
- Inputs Accept Voltages to 5.5 V
- Provides Down Translation to VCC
- Max tpd of 3.8 ns at 3.3 V
- Low Power Consumption, 10-μA Max ICC
- ±24-mA Output Drive at 3.3 V
- Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back Drive Protection
- Latch-Up Performance Exceeds 100 mA
Per JESD 78, Class II - ESD Protection Exceeds JESD 22
- 2000-V Human-Body Model (A114-A)
- 1000-V Charged-Device Model (C101)
This single 2-input positive-NAND gate is designed for 1.65-V to 5.5-V VCC operation.
The SN74LVC1G00 performs the Boolean function
Y = A × B or Y = A + B
in positive logic.
The CMOS device has high output drive while maintaining low static power dissipation over a broad VCC operating range.
The SN74LVC1G00 is available in a variety of packages, including the ultra-small DPW package with a body size of 0.8 mm × 0.8 mm.
您可能會感興趣的類似產品
針腳對針腳的功能與所比較的裝置相同。
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | SN74LVC1G00 Single 2-Input Positive-NAND Gate datasheet (Rev. AB) | PDF | HTML | 2014/4/23 | ||
| 應用說明 | The Davies Sinusoidal Generator | PDF | HTML | 2022/10/31 | |||
| 應用說明 | Designing and Manufacturing with TI's X2SON Packages | 2017/8/23 |
設計與開發
如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。
5-8-LOGIC-EVM — 適用於 5 針腳至 8 針腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模組
5-8-NL-LOGIC-EVM — 支援 5 至 8 針腳 DPW、DQE、DRY、DSF、DTM、DTQ 和 DTT 封裝的通用邏輯和轉譯 EVM
支援任何具 DTT、DRY、DPW、DTM、DQE、DQM、DSF 或 DTQ 封裝的邏輯或轉換裝置之通用 EVM。可實現靈活評估的電路板設計。
TIDEP-0075 — 工業通訊閘道 PROFINET IRT 轉 PROFIBUS 主站參考設計
TIDEP0022 — 具有整合式 BiSS C 主介面的 ARM MPU 參考設計
在工業通訊子系統 (PRU-ICSS) 上實作 BiSS C 主協定。此設計提供了可編程式即時單元 (PRU) 的完整文檔和原始程式碼。
TIDEP0025 — 適用於工業通訊和馬達控制的單晶片驅動
此參考設計針對位置或旋轉編碼器,實作基於 HEIDENHAIN EnDat 2.2 標準的硬體介面。此平台還可讓您在廣泛的工業自動化設備中,實作即時的 EtherCAT 通訊標準。它能在工業自動化、工廠自動化或工業通訊等應用中,實現具備小尺寸、低功耗與單晶片解決方案的設計。
TIDEP0035 — 具有整合式 HIPERFACE DSL 主介面的 ARM MPU 參考設計
此參考設計在工業通訊子系統 (PRU-ICSS) 上實作 HIPERFACE DSL 主協定。雙線介面允許將位置回饋線路整合至馬達纜線中。 它由 AM437x PRU-ICSS 韌體和 TIDA-00177 收發器參考設計組成。
TIDEP0050 — EnDat 2.2 系統參考設計
此參考設計以位置或旋轉編碼器的 HEIDENHAIN EnDat 2.2 標準為基礎,實作 EnDat 2.2 主通訊協定堆疊和硬體介面。此設計由 EnDat 2.2 主通訊協定堆疊、使用 RS-485 收發器的半雙工通訊,以及在 Sitara AM437x 工業開發套件上實作的線路終端所組成。 此設計經過完整測試,符合 HEIDENHAIN EnDat 2.2 標準。除了 EnDat 位置回饋外,AM437x IDK 還可支援工業通訊和馬達驅動,如 AM437x 單晶片馬達控制設計指南中所述。
TIDEP0078 — 適用於 AM572x 的 OPC UA 資料存取伺服器參考設計
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| SOT-SC70 (DCK) | 5 | Ultra Librarian |
| SOT-5X3 (DRL) | 5 | Ultra Librarian |
| DSBGA (YZP) | 5 | Ultra Librarian |
| USON (DRY) | 6 | Ultra Librarian |
| X2SON (DPW) | 5 | Ultra Librarian |
| X2SON (DSF) | 6 | Ultra Librarian |
| SOT-23 (DBV) | 5 | Ultra Librarian |