SN74LV393A
- VCC operation of 2 V to 5.5 V
- Max tpd of 10 ns at 5 V
- Typical VOLP (Output Ground Bounce) <0.8 V at VCC = 3.3 V, TA = 25°C
- Typical VOHV (Output VOH Undershoot) > 2.3 V at VCC = 3.3 V, TA = 25°C
- Ioff supports Partial-Power-Down-Mode operation
- Dual 4-bit binary counters with individual clocks
- Direct clear for each 4-bit counter
- Can significantly improve system densities by reducing counter package count by 50 percent
- Latch-Up performance exceeds 100 mA per JESD 78, Class II
The ’LV393A devices contain eight flip-flops and additional gating to implement two individual 4-bit counters in a single package. These devices are designed for 2 V to 5.5 V VCC operation.
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 1
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | SN74LV393A Dual 4-Bit Binary Counters datasheet (Rev. E) | PDF | HTML | 2023/3/16 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
開發板
14-24-LOGIC-EVM — 適用於 14 針腳至 24 針腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產品通用評估模組
14-24-LOGIC-EVM 評估模組 (EVM) 設計用於支援任何 14 針腳至 24 針腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯裝置。
參考設計
TIPD169 — 16 位元 1 MSPS 多工處理資料採集參考設計
此設計適用於 DC 輸入的 16 位元 1MSPS 單端多工資料擷取系統 (DAQ)。該系統由 16 位元漸近法暫存器 (SAR) 類比轉數位轉換器 (ADC)、SAR ADC 驅動器、參考驅動器及多工器組成。此設計展示了最佳化單端 DAQ 的程序，以 1MSPS 取樣率實現快速穩定。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| TSSOP (PW) | 14 | Ultra Librarian |
| SOIC (D) | 14 | Ultra Librarian |
| TVSOP (DGV) | 14 | Ultra Librarian |
| SSOP (DB) | 14 | Ultra Librarian |
| SOP (NS) | 14 | Ultra Librarian |