SN74AUP1G00
- ESD Performance Tested Per JESD 22
- 2000-V Human-Body Model (A114-B, Class II)
- 1000-V Charged-Device Model (C101)
- Available in the Ultra Small 0.64 mm2 Package (DPW) with 0.5-mm Pitch
- Low Static-Power Consumption (ICC = 0.9 µA Max)
- Low Dynamic-Power Consumption (Cpd = 4 pF Typical at 3.3 V)
- Low Input Capacitance (Ci = 1.5 pF Typical)
- Low Noise Overshoot and Undershoot <10% of VCC
- Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
- Input Hysteresis Allows Slow Input Transition and Better Switching Noise Immunity at Input (Vhys = 250 mV Typical at 3.3 V)
- Wide Operating VCC Range of 0.8 V to 3.6 V
- Optimized for 3.3-V Operation
- 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
- tpd = 4.8 ns Maximum at 3.3 V
- Suitable for Point-to-Point Applications
- Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
This single 2-input positive-NAND gate performs the Boolean function Y = A × B or Y = A + B in positive logic.
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 7 | 重要文件 | 類型 | 標題 | 格式選項 | 日期 |
|---|---|---|---|---|
| * | Data sheet | SN74AUP1G00 Low-Power Single 2-Input Positive-NAND Gate datasheet (Rev. J) | PDF | HTML | 2016年 12月 7日 |
| Selection guide | Logic Guide (Rev. AC) | PDF | HTML | 2025年 11月 13日 | |
| Application brief | Understanding Schmitt Triggers (Rev. B) | PDF | HTML | 2025年 4月 17日 | |
| Selection guide | Little Logic Guide 2018 (Rev. G) | 2018年 7月 6日 | ||
| Application note | Designing and Manufacturing with TI's X2SON Packages | 2017年 8月 23日 | ||
| Application note | How to Select Little Logic (Rev. A) | 2016年 7月 26日 | ||
| Application note | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
開發板
5-8-LOGIC-EVM — 適用於 5 針腳至 8 針腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模組
靈活的 EVM 旨在支援任何針腳數為 5 至 8 支且採用 DCK、DCT、DCU、DRL 或 DBV 封裝的裝置。
使用指南: PDF
開發板
5-8-NL-LOGIC-EVM — 支援 5 至 8 針腳 DPW、DQE、DRY、DSF、DTM、DTQ 和 DTT 封裝的通用邏輯和轉譯 EVM
支援任何具 DTT、DRY、DPW、DTM、DQE、DQM、DSF 或 DTQ 封裝的邏輯或轉換裝置之通用 EVM。可實現靈活評估的電路板設計。
開發板
HALL-TRIGGER-EVM — 適用於具有外部現場保護之非接觸式、霍爾效應變動速度觸發器的評估模組
此評估模組 (EVM) 使用霍爾效應感測器來實作觸發器，而該觸發器是根據按下觸發器的程度來輸出不同電壓。與傳統的機械式觸發器相比，此 EVM 採用非接觸式的方法減少磨損，因從而延長產品使用壽命。低功耗霍爾效應開關與負載開關搭配使用，因此當未按下觸發器時，可讓系統維持低功耗待機模式。此外，當存在強大的外部磁場時，選擇性使用停用電壓輸出的磁場保護功能。
參考設計
TIDA-00570 — 適用於工業 3D 列印和數位印刷的高速 DLP 子系統參考設計
高速 DLP® 子系統參考設計為需要高解析度、卓越速度和生產可靠性的工業數位光刻和 3D 列印應用提供系統級 DLP 開發電路板設計。該系統設計透過整合最高解析度的 DLP 數位微鏡裝置 DLP9000X 和最快的數位控制器 DLPC910，實現了最大的輸送量。該組合擁有超過 400 萬個微鏡（WQXGA 解析度），可實現超過 60 吉位元組每秒 (Gbps) 的持續流式資料速率。DLPC910 數位控制器除了提供全訊框輸入外，還為設計師提供具有隨機行尋址的進階像素控制。這一額外靈活性為工業、醫療、安全、電信和儀器應用提供了多樣化的架構。
參考設計
TIDA-060032 — 具有外部現場保護的非接觸式、霍爾效應變動速度觸發參考設計
此參考設計使用霍爾效應感測器來實作觸發器，而該觸發器是根據按下觸發器的程度來輸出不同電壓。這些類型的觸發器對於無線供電工具或其他任何使用觸發位移資訊的終端設備都很有用。
與傳統的機械式觸發器相比，此設計採用非接觸式的方法減少磨損，因從而延長產品使用壽命。低功耗霍爾效應開關與負載開關搭配使用，因此當未按下觸發器時，可讓系統維持低功耗待機模式。此外，當存在強大的外部磁場時，選擇性使用停用電壓輸出的磁場保護功能。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| DSBGA (YFP) | 6 | Ultra Librarian |
| SOT-23 (DBV) | 5 | Ultra Librarian |
| SOT-5X3 (DRL) | 5 | Ultra Librarian |
| SOT-SC70 (DCK) | 5 | Ultra Librarian |
| USON (DRY) | 6 | Ultra Librarian |
| X2SON (DPW) | 5 | Ultra Librarian |
| X2SON (DSF) | 6 | Ultra Librarian |
訂購與品質
內含資訊：
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中的可靠性監測
內含資訊：
- 晶圓廠位置
- 組裝地點