SN74AHCT374
- Operating range 4.5V to 5.5V VCC
- TTL-Compatible inputs
- Low delay, 10.5ns (5V VCC at CL = 15pF)
- Supports 75MHz
- Latch-up performance exceeds 250mAper JESD 17
- On products compliant to MIL-PRF-38535, all parameters are tested unless otherwise noted. On all other products, production processing does not necessarily include testing of all parameters.
The SNx4AHCT374 contains eight D-type flip-flops. All channels share a rising edge triggered clock (CLK) input and active low output enable (OE) input. This device has a flow-through pinout which allows for easier bus routing.
您可能會感興趣的類似產品
針腳對針腳的功能與所比較的裝置相同。
功能相似於所比較的產品。
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 2
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | SNx4AHCT374 Octal Edge-Triggered D-Type Flip-Flops with 3-State Outputs datasheet (Rev. O) | PDF | HTML | 2025/7/24 | ||
| 應用說明 | Power-Up Behavior of Clocked Devices (Rev. B) | PDF | HTML | 2022/12/15 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
開發板
14-24-LOGIC-EVM — 適用於 14 針腳至 24 針腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產品通用評估模組
14-24-LOGIC-EVM 評估模組 (EVM) 設計用於支援任何 14 針腳至 24 針腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯裝置。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| PDIP (N) | 20 | Ultra Librarian |
| TSSOP (PW) | 20 | Ultra Librarian |
| SOIC (DW) | 20 | Ultra Librarian |
| VQFN (RKS) | 20 | Ultra Librarian |
| SSOP (DB) | 20 | Ultra Librarian |
| VSSOP (DGS) | 20 | Ultra Librarian |