LP2998
- AEC-Q100 Test Guidance with the following results
(SO PowerPAD-8):- Device HBM ESD Classification Level H1C
- Junction Temperature Range –40°C to 125°C
- 1.35 V Minimum VDDQ
- Source and Sink Current
- Low Output Voltage Offset
- No External Resistors Required
- Linear Topology
- Suspend to Ram (STR) Functionality
- Low External Component Count
- Thermal Shutdown
The LP2998 linear regulator is designed to meet JEDEC SSTL-2 and JEDEC SSTL-18 specifications for termination of DDR-SDRAM and DDR2 memory. The device also supports DDR3 and DDR3L VTT bus termination with VDDQ min of 1.35 V. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 1.5 A continuous current and transient peaks up to 3 A in the application as required for DDR-SDRAM termination. The LP2998 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DIMMs.
An additional feature found on the LP2998 is an active low shutdown (SD) pin that provides Suspend To RAM (STR) functionality. When SD is pulled low the VTT output will tri-state providing a high impedance output, but, VREF will remain active. A power savings advantage can be obtained in this mode through lower quiescent current.
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | LP2998/LP2998-Q1 DDR Termination Regulator datasheet (Rev. K) | PDF | HTML | 2014/8/20 | ||
| 應用說明 | DDR VTT Power Solutions: A Competitive Analysis (Rev. A) | 2020/7/9 | ||||
| 應用說明 | Limiting DDR Termination Regulators’ Inrush Current | 2016/8/23 | ||||
| 應用說明 | AN-1254 DDR-SDRAM Termination Simplified Using a Linear Regulator (Rev. A) | 2013/5/6 | ||||
| 應用說明 | Pwr Ref Design f/'C6472 12-Vin Digital Pwr Controllers and LDOs | 2010/4/28 | ||||
| 應用說明 | Power Two Xilinx(TM) LX240 Virtex-6(TM) Devices | 2010/4/20 | ||||
| 應用說明 | Power Ref Design for TMS320C6472 5Vin DC/DC Converters (1x C6472) | 2010/3/31 | ||||
| 應用說明 | 'C6472 12Vin Flexible Pwr Design Using DCDC Controllers and LDOs (8x C6472) | 2010/3/26 | ||||
| 應用說明 | TMS320C6472 5V Input Pwr Design, Integrated FET DC/DC Converters and Controllers | 2010/3/26 | ||||
| 應用說明 | Power Reference Design for the 'C6472, 12V DCDC Controllers, and LDOs | 2010/3/26 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
LP2998EVAL — 適用於 LP2998 的評估板
The LP2998 evaluation board is designed to provide the design Engineer with a fully functional prototype system in which to evaluate the LP2998 in both a static environment and with a complete memory system.
PMP10600 — Xilinx® Zynq®7000 系列 (XC7Z015) 電源解決方案、5W - 參考設計
PMP10600.1 參考設計提供為 Xilinx® Zynq® 7000 系列 (XC7Z015) FPGA 供電所需的所有電源軌。 此設計使用數個 LMZ3 系列模組、LDO 和 DDR 終端穩壓器。 此外也具備一個 LM3880，可進行開機和關機排序。 此設計使用 12V 輸入。
PMP10601 — Xilinx® Zynq® 7000 系列 (XC7Z015) 電源解決方案、8W - 參考設計
PMP10601 參考設計提供為 Xilinx® Zynq® 7000 系列 (XC7Z015) FPGA 供電所需的所有電源軌。 此設計使用數個 LMZ3 系列模組、LDO 和 DDR 終端穩壓器，提供為 FPGA 供電所需的所有電源軌。 此外也具備一個 LM3880，可進行開機和關機排序。 此設計使用 12V 輸入。
PMP10630 — Xilinx Kintex UltraScale XCKU040 FPGA 電源解決方案、6W 參考設計
PMP10630 參考設計是適用於 Xilinx® Kintex® UltraScale™ XCKU040 FPGA 的完整高密度電源解決方案。此設計使用 SIMPLE SWITCHER® 模組和 LDO 的最佳組合，以 36 x 43 mm（1.4 x 1.7 吋）的小型解決方案尺寸提供所有必要的電壓軌。此設計包含可為核心軌供電的 LMZ31704 LMZ3 系列模組，以及三個 LMZ21700/1 Nano 系列模組。此設計使用 LM3880 序列器管理適當的電源排序，且還具備搭載 LP2998 DDR 終端穩壓器的選用 DDR3 記憶體電源供應器。此參考設計採用 12V DC (...)
PMP9766 — 具有主動式電池平衡的超級電容器備用電源供應參考設計
此參考設計說明備用電源電路，透過採用降壓升壓轉換器及兩個堆疊式超級電容器，針對電源中斷提供瞬時保護。此實作是以完全整合的 TPS63020 降壓升壓轉換器電路為基礎，可實現小型整體解決方案尺寸。此設計也提供主動式電池平衡電路。此配置已通過測試，具有完整的測試報告和操作說明。
TIDA-010011 — 用於保護繼電器處理器模組的高效電源供應架構參考設計
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| HSOIC (DDA) | 8 | Ultra Librarian |
| SOIC (D) | 8 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。