CDCM9102
- Integrated Low-Noise Clock Generator Including
PLL, VCO, and Loop Filter - Two Low-Noise 100-MHz Clocks (LVPECL,
LVDS, or pair of LVCMOS)- Support for HCSL Signaling Levels
(AC-Coupled) - Typical Period Jitter: 21 ps pk-pk
- Typical Random Jitter: 510 fs RMS
- Output Type Set by Pins
- Support for HCSL Signaling Levels
- Bonus Single-Ended 25-MHz Output
- Integrated Crystal Oscillator Input Accepts
25-MHz Crystal - Output Enable Pin Shuts Off Device and Outputs
- 5-mm × 5-mm 32-Pin VQFN Package
- ESD Protection Exceeds 2000 V HBM, 500 V
CDM - Industrial Temperature Range (–40°C to 85°C)
- 3.3-V Power Supply
The CDCM9102 is a low-jitter clock generator designed to provide reference clocks for communications standards such as PCI Express™. The device supports up to PCIE gen3 and is easy to configure and use. The CDCM9102 provides two 100-MHz differential clock ports. The output types supported for these ports include LVPECL, LVDS, or a pair of LVCMOS buffers. HCSL signaling is supported using an AC-coupled network. The user configures the output buffer type desired by strapping device pins. Additionally, a single-ended 25-MHz clock output port is provided. Uses for this port include general-purpose clocking, clocking Ethernet PHYs, or providing a reference clock for additional clock generators. All clocks generated are derived from a single external 25-MHz crystal.
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | CDCM9102 Low-Noise Two-Channel 100-MHz Clock Generator datasheet (Rev. A) | PDF | HTML | 2016/4/25 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體
時鐘樹架構是一款時鐘樹合成工具，可根據您的系統需求產生時鐘樹解決方案，進而簡化您的設計流程。此工具可從廣泛的計時產品資料庫中汲取資料，產生系統級多晶片計時解決方案。
TIDEP-0075 — 工業通訊閘道 PROFINET IRT 轉 PROFIBUS 主站參考設計
TIDEP0046 — 基於 AM57x 使用 OpenCL 進行 DSP 加速的 Monte-Carlo 模擬參考設計
TI 的高性能 ARM® Cortex®-A15 型 AM57x 處理器也整合了 C66x DSP。這些 DSP 的設計可處理工業、汽車及金融應用領域中經常需要的高訊號和資料處理任務。AM57x OpenCL 實作可讓使用者輕鬆利用 DSP 加速功能執行高運算任務，同時使用標準程式設計模型和語言，因此也就不需要深入了解 DSP 架構。TIDEP0046 TI 參考設計提供使用 DSP 加速功能的範例，以運用標準 C/C++ 程式碼產生超長序列的正常隨機數字。
TIDEP0047 — 採用 TI AM57x 處理器參考設計的電源和熱能設計考量
這是以 AM57x 處理器和配套 TPS659037 電源管理積體電路 (PMIC) 為基礎的參考設計。 此設計特別強調針對採用 AM57x 和 TPS659037 設計的系統，在重要電源和散熱設計方面的考量與技術。 其中包括涵蓋電源管理設計、配電網路 (PDN) 設計考量、散熱設計考量、估算功耗及功耗摘要的參考資料與文件。
TIDEP0076 — 基於 AM572x 處理器並採用 DLP® 結構光的 3D 機器視覺參考設計
TIDEP0078 — 適用於 AM572x 的 OPC UA 資料存取伺服器參考設計
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VQFN (RHB) | 32 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。