產品詳細資料

Sample rate (max) (Msps) 1800, 3600 Resolution (Bits) 12 Number of input channels 1, 2 Interface type Parallel LVDS Analog input BW (MHz) 2800 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 4180 Architecture Folding Interpolating SNR (dB) 58.6 ENOB (Bits) 9.4 SFDR (dB) 73 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 1800, 3600 Resolution (Bits) 12 Number of input channels 1, 2 Interface type Parallel LVDS Analog input BW (MHz) 2800 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 4180 Architecture Folding Interpolating SNR (dB) 58.6 ENOB (Bits) 9.4 SFDR (dB) 73 Operating temperature range (°C) -40 to 85 Input buffer Yes
PBGA (NXA) 292 729 mm² 27 x 27
  • Configurable to Either 3.6 GSPS Interleaved or 1.8 GSPS Dual ADC
  • Pin-Compatible with ADC10D1000/1500 and ADC12D1000/1600
  • Internally Terminated, Buffered, Differential Analog Inputs
  • Interleaved Timing Automatic and Manual Skew Adjust
  • Test Patterns at Output for System Debug
  • Programmable 15-bit Gain and 12-bit Plus Sign Offset
  • Programmable tAD Adjust Feature
  • 1:1 Non-Demuxed or 1:2 Demuxed LVDS Outputs
  • AutoSync Feature for Multi-Chip Systems
  • Single 1.9-V ± 0.1-V Power Supply
  • Key Specifications
    • Resolution: 12 Bits
    • Interleaved 3.6 GSPS ADC
      • Noise Floor Density –153.5 dBm/Hz (typ)
      • IMD3 –61 dBFS (typ)
      • Noise Power Ratio 48.5 dB (typ)
      • Power 4.4 W (typ)
      • Full Power Bandwidth 1.75 GHz (typ)
    • Dual 1.8 GSPS ADC, Fin = 125MHz
      • ENOB: 9.4 (typ)
      • SNR 58.5 dB (typ)
      • SFDR 73 dBc (typ)
      • Power 4.4 W (typ)
      • Full Power Bandwidth 2.8 GHz (typ)
  • Configurable to Either 3.6 GSPS Interleaved or 1.8 GSPS Dual ADC
  • Pin-Compatible with ADC10D1000/1500 and ADC12D1000/1600
  • Internally Terminated, Buffered, Differential Analog Inputs
  • Interleaved Timing Automatic and Manual Skew Adjust
  • Test Patterns at Output for System Debug
  • Programmable 15-bit Gain and 12-bit Plus Sign Offset
  • Programmable tAD Adjust Feature
  • 1:1 Non-Demuxed or 1:2 Demuxed LVDS Outputs
  • AutoSync Feature for Multi-Chip Systems
  • Single 1.9-V ± 0.1-V Power Supply
  • Key Specifications
    • Resolution: 12 Bits
    • Interleaved 3.6 GSPS ADC
      • Noise Floor Density –153.5 dBm/Hz (typ)
      • IMD3 –61 dBFS (typ)
      • Noise Power Ratio 48.5 dB (typ)
      • Power 4.4 W (typ)
      • Full Power Bandwidth 1.75 GHz (typ)
    • Dual 1.8 GSPS ADC, Fin = 125MHz
      • ENOB: 9.4 (typ)
      • SNR 58.5 dB (typ)
      • SFDR 73 dBc (typ)
      • Power 4.4 W (typ)
      • Full Power Bandwidth 2.8 GHz (typ)

The 12-bit, 3.6 GSPS ADC12D1800 is the latest advance in TI’s Ultra-High-Speed ADC family and builds upon the features, architecture and functionality of the 10-bit GHz family of ADCs.

The ADC12D1800 provides a flexible LVDS interface which has multiple SPI programmable options to facilitate board design and FPGA/ASIC data capture. The LVDS outputs are compatible with IEEE 1596.3-1996 and supports programmable common mode voltage.

The product is packaged in a leaded or lead-free 292-ball thermally enhanced BGA package over the rated industrial temperature range of –40°C to +85°C.

To achieve full rated performance for fCLK > 1.6 GHz, write the maximum power settings one time to Register 6h through the serial interface; see Section 5.6.1 for more information.

The 12-bit, 3.6 GSPS ADC12D1800 is the latest advance in TI’s Ultra-High-Speed ADC family and builds upon the features, architecture and functionality of the 10-bit GHz family of ADCs.

The ADC12D1800 provides a flexible LVDS interface which has multiple SPI programmable options to facilitate board design and FPGA/ASIC data capture. The LVDS outputs are compatible with IEEE 1596.3-1996 and supports programmable common mode voltage.

The product is packaged in a leaded or lead-free 292-ball thermally enhanced BGA package over the rated industrial temperature range of –40°C to +85°C.

To achieve full rated performance for fCLK > 1.6 GHz, write the maximum power settings one time to Register 6h through the serial interface; see Section 5.6.1 for more information.

下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件,然後再試一次。
檢視所有 9
重要文件 類型 標題 格式選項 日期
* Data sheet ADC12D1800 12-Bit, Single 3.6 GSPS Ultra High-Speed ADC datasheet (Rev. Q) PDF | HTML 2017年 5月 17日
Application note AN-2132 Synchronizing Multiple GSPS ADCs in a System: The AutoSync Feature (Rev. G) 2017年 2月 3日
Application note Maximizing SFDR Performance in the GSPS ADC: Spur Sources and Methods of Mitigat 2013年 12月 9日
Application note AN-2128 ADC1xD1x00 Pin Compatibility (Rev. C) 2013年 5月 1日
User guide Schematic and Layout Recommendations for the GSPS ADC 2013年 4月 29日
Application note AN-2177 Using the LMH6554 as a ADC Driver (Rev. A) 2013年 4月 26日
Application note From Sample Instant to Data Output: Understanding Latency in the GSPS ADC 2012年 12月 18日
Product overview ADC12D1x00 12-bit ADC Family: Ultra High-Speed 12-bit ADCs up to 3.6 GSPS 2012年 5月 16日
User guide 12-Bit, Dual 1.6/1.8 GSPS or Single 3.2/3.6 GSPS Ref Bd User Guide 2012年 1月 25日

設計與開發

如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

ADC-LD-BB — ADC 低失真平衡不平衡轉換器基板

配備 GSPS 類比轉數位轉換器 (ADC) 參考電路板的硬體套件中隨附一個 ADC-LD-BB 電路板。由於 ADC1xDxx00RB 的類比輸入為差動,且大多數訊號來源皆為單端,因此這些平衡不平衡轉換器板通常用於實現單端至差動轉換。若 I 和 Q 輸入同時以類似訊號驅動,可能需要額外的相同類型的平衡不平衡轉換器板。

順便一提,此平衡不平衡轉換器板也可用於進行差分至單端轉換。例如,在探索 GSPS ADC 參考電路板上的自動同步功能時,可能會在觀察單端範圍上的 DCLK± 或 RCOUT± 訊號時,使用此平衡不平衡轉換器基板。

ADC-LD-BB 使用 Anaren® 的 (...)

使用指南: PDF
TI.com 無法提供
開發板

ABACO-3P-FMC160 — Abaco Systems® 類比 1 通道寬頻輸入/輸出 ADC/DAC FPGA 夾層介面卡

Abaco FMC160 提供一個 12 位元 3.6-GSPS 類比數位轉換器 (ADC) 和一個 14 位元 5.7GSPS 數位類比轉換器 (DAC)。本模組強調德州儀器 ADC12D1800 雙通道、12 位元、1.6 GSPS ADC 於子卡中,具備使用低電壓差分訊號 (LVDS) 資料轉換器數位介面的 FPGA 夾層介面卡 (FMC) 連接器。

FMC160 在機械和電氣方面均符合 FMC 標準 (ANSI/VITA 57.1)。該卡透過標準高針腳數 (HPC) 連接器連接到 FPGA 載卡。類比訊號為 AC 耦合,連接至前面板上的 MMCX 或 SSMC 同軸連接器。

支援軟體

WAVEVISION5 WaveVision 5 Software

WaveVision 5 software is part of the WaveVision evaluation system that also includes WaveVision 5 Data Capture Board. The WaveVision 5 system is an easy-to-use data acquisition and analysis tool, designed to help users evaluate Texas Instruments' Signal Path solutions.

While WaveVision 5 software (...)

支援產品和硬體

支援產品和硬體

模擬型號

ADC12D1000 IBIS Model

SNAM014.ZIP (41 KB) - IBIS Model
模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI 是有助於評估類比電路功能的設計和模擬環境。這款全功能設計和模擬套件使用 Cadence® 的類比分析引擎。PSpice for TI 包括業界最大的模型庫之一,涵蓋我們的類比和電源產品組合,以及特定類比行為模型,且使用無需支付費用。

PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前,建立完整的終端設備設計和解決方案原型,進而縮短上市時間並降低開發成本。 

在 PSpice for TI 設計與模擬工具中,您可以搜尋 TI (...)
參考設計

TIDA-00113 — 以單通道或雙通道模式驅動 GSPS ADC,適用於高頻寬應用

This design is intended to help the system designer in understanding tradeoffs and optimizing implementation for driving the Giga-Sample-Per-Second ADC with balun configurations for wideband applications.  The tradeoffs considered include balun construction, insertion loss, dynamic (...)
Design guide: PDF
電路圖: PDF
參考設計

TIDA-00479 — 適用於 GSPS ADC 的最佳時鐘來源參考設計

ADC12D1600RFRB 參考設計提供了一個平台,用於展示包含時脈、電源管理和訊號處理的高速數位器應用。此參考設計採用 1.6 GSPS ADC12D1600RF 裝置、板載 FPGA Xilinx Virtex 4 和高效能時脈合成器 LMX2531,以滿足 9 位元 ENOB 高速數位器的系統需求。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-00071 — 每秒千兆次取樣 (GSPS) ADC 的電路圖和佈線圖建議

This reference design is a guide to the schematics and layout for the system designer using a GSPS ADC in their system. Use this reference design along with the datasheet — the datasheet is always the final authority. Also, the ADC1xDxxxx(RF)RB Reference Board provides a useful reference (...)
使用指南: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
PBGA (NXA) 292 Ultra Librarian

訂購與品質

內含資訊:
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中的可靠性監測
內含資訊:
  • 晶圓廠位置
  • 組裝地點

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

內容係由 TI 和社群貢獻者依「現狀」提供,且不構成 TI 規範。檢視使用條款

若有關於品質、封裝或訂購 TI 產品的問題,請參閱 TI 支援。​​​​​​​​​​​​​​

影片