인터페이스 I2C, I3C 및 SPI IC I2C 및 SPI GPIO(범용 I/O)

TXE8148

활성

인터럽트, 리셋 및 I/O 구성 가능 레지스터를 지원하는 48비트 SPI 버스 I/O 확장기

제품 상세 정보

Number of I/Os 48 Features Configuration registers, Fail-safe, Interrupt pin, Reset pin Rating Catalog Frequency (max) (MHz) 10 Operating temperature range (°C) -40 to 125
Number of I/Os 48 Features Configuration registers, Fail-safe, Interrupt pin, Reset pin Rating Catalog Frequency (max) (MHz) 10 Operating temperature range (°C) -40 to 125
TSSOP (DGG) 56 113.4 mm² (14 mm × 8.1 mm)
  • Functional Safety-Capable
  • Operating supply voltage range of 1.65V to 5.5V
  • Low standby current consumption of 6µA typical
  • 10MHz SPI SCLK frequency
  • SPI daisy-chain supported
  • SPI read and write with burst mode
  • Multi-port SPI command to configure multiple ports simultaneously
  • IOFF supported input port pins
  • Active-low reset input (RESET)
  • Open-drain active-low interrupt output (INT)
    • Interrupt mask and status per I/O
    • Interrupt status per port
  • Built-in fail safe I/O feature
  • Individual I/O configuration for:
    • Input and output function
    • Polarity inversion
    • Output push-pull and open-drain selection
    • Integrated pullup or pulldown selection
    • Bus-hold feature to maintain last I/O state
    • Glitch filter enable selection
  • Latched outputs with 10mA drive capability for directly driving LEDs
  • Latch-up performance exceeds 100mA per AEC Q100-004
  • Latch-up performance exceeds 100mA per JESD 78, class II
  • Functional Safety-Capable
  • Operating supply voltage range of 1.65V to 5.5V
  • Low standby current consumption of 6µA typical
  • 10MHz SPI SCLK frequency
  • SPI daisy-chain supported
  • SPI read and write with burst mode
  • Multi-port SPI command to configure multiple ports simultaneously
  • IOFF supported input port pins
  • Active-low reset input (RESET)
  • Open-drain active-low interrupt output (INT)
    • Interrupt mask and status per I/O
    • Interrupt status per port
  • Built-in fail safe I/O feature
  • Individual I/O configuration for:
    • Input and output function
    • Polarity inversion
    • Output push-pull and open-drain selection
    • Integrated pullup or pulldown selection
    • Bus-hold feature to maintain last I/O state
    • Glitch filter enable selection
  • Latched outputs with 10mA drive capability for directly driving LEDs
  • Latch-up performance exceeds 100mA per AEC Q100-004
  • Latch-up performance exceeds 100mA per JESD 78, class II

The TXE8148 device provides general purpose parallel input/output (I/O) expansion for the four wire Serial Peripheral Interface (SPI) protocol and is designed for 1.65V to 5.5V VCC operation. The SPI protocol supports standard point-to-point communication along with daisy-chaining of multiple TXE8148.

The device supports SPI bus frequency of 10MHz from 1.65V to 5.5V. I/O expanders such as the TXE8148 provide a simple design when additional I/Os are needed for switches, sensors, push-buttons, LEDs, fans, and so on.

The TXE8148 has six I/O ports each with eight IOs per port, which include additional features designed to enhance the I/O performance in terms of speed, power consumption and EMI. These features include per I/O programmable open-drain or push-pull outputs, programmable pullup and pulldown resistors, bus-hold latchable inputs, maskable interrupt, interrupt status register, and a fail-safe register mode which is enabled by the FAIL-SAFE pin.

The TXE8148 device provides general purpose parallel input/output (I/O) expansion for the four wire Serial Peripheral Interface (SPI) protocol and is designed for 1.65V to 5.5V VCC operation. The SPI protocol supports standard point-to-point communication along with daisy-chaining of multiple TXE8148.

The device supports SPI bus frequency of 10MHz from 1.65V to 5.5V. I/O expanders such as the TXE8148 provide a simple design when additional I/Os are needed for switches, sensors, push-buttons, LEDs, fans, and so on.

The TXE8148 has six I/O ports each with eight IOs per port, which include additional features designed to enhance the I/O performance in terms of speed, power consumption and EMI. These features include per I/O programmable open-drain or push-pull outputs, programmable pullup and pulldown resistors, bus-hold latchable inputs, maskable interrupt, interrupt status register, and a fail-safe register mode which is enabled by the FAIL-SAFE pin.

다운로드 스크립트와 함께 비디오 보기 비디오

기술 자료

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
2개 모두 보기
상위 문서 유형 직함 형식 옵션 최신 영어 버전 다운로드 날짜
* 데이터 시트 TXE8148 48-Bit SPI Bus I/O Expander With Interrupt Output, Reset Input, and I/O Configuration Registers datasheet PDF | HTML 2026. 6. 26
기능 안전 정보 TXE8148 Functional Safety FIT Rate, FMD and Pin FMA PDF | HTML 2026. 5. 8

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

IO-EXP-ADAPTER-EVM — IO 확장기 어댑터 평가 모듈

IO-EXP-ADAPTER-EVM은 테스트 및 디버깅 목적으로 4개의 개별 PCB로 나눌 수 있는 평가 모듈입니다. IO-EXP-ADAPTER-EVM은 TI의 I2C 및 SPI IO 확장기 포트폴리오의 다양한 패키지 유형을 지원합니다.
사용 설명서: PDF | HTML
지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
평가 보드

TXE81XXEVM — TXE81XX 평가 모듈

TXE81XXEVM을 사용하면 SPI I/O 확장기 TXE81XX 제품군을 평가할 수 있습니다. 이 EVM은 리드 패키지 유형 DGS(24 및 32) 및 DGG(56)에서 TXE8116, TXE8124 및 TXE8148(각각 16비트, 24비트 및 48비트)을 지원합니다. 이 EVM은 각 확장기에서 제공하는 많은 I/O를 함께 사용할 수 있는 여러 테스트 포인트 및 헤더에 대한 액세스를 제공합니다. 션트 연결을 쉽게 할 수 있는 수 헤더와 암 헤더 유형이 혼합되어 있습니다.

사용 설명서: PDF | HTML
지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
패키지 CAD 기호, 풋프린트 및 3D 모델
TSSOP (DGG) 56 Ultra Librarian

주문 및 품질

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상