TXE8124
- Operating supply voltage range of 1.65V to 5.5V
- Low standby current consumption of 2.3µA typical
- SPI SCLK Frequency
- 10MHz from 3.3V to 5.5V
- 5MHz from 1.65V to 5.5V
- SPI daisy-chain supported
- SPI read and write with burst mode
- Multi-port SPI command to configure multiple ports simultaneously
- IOFF supported input port pins
- Active-low reset input (RESET)
- Open-drain active-low interrupt output
(INT)
- Interrupt mask and status per I/O
- Interrupt status per port
- Built-in fail-safe I/O feature
- Individual I/O configuration for
- Input and Output function
- Polarity inversion
- Output push-pull and open-drain selection
- Integrated pull-up or pull-down selection
- Bus-hold feature to maintain last I/O state
- Glitch filter enable selection
- Latched outputs with 10mA drive capability for directly driving LEDs
- Latch-up performance exceeds 100mA per JESD 78, class II
- ESD
protection exceeds JESD 22
- 2000V Human-body model (A114-A)
- 1000V Charged-device model (C101)
The TXE8124 devices provide general purpose parallel input/output (I/O) expansion for the four wire Serial Peripheral Interface (SPI) protocol and is designed for 1.65V to 5.5V VCC operation. The TXE8124 supports both standard point-to-point communication along with daisy-chaining of multiple devices.
The device supports 10MHz from 3.3V to 5.5V and 5MHz from 1.65V to 5.5V. I/O expanders, such as the TXE8124, are designed for when additional I/Os are needed for switches, sensors, push-buttons, LEDs, and fans.
The TXE8124 devices has 3 I/O ports of 8 IOs each, which include additional features designed to enhance the I/O performance in terms of speed, power consumption, and flexibility. These include per I/O programmable open-drain or push-pull outputs, programmable pull-up and pull-down resistors, bus-hold latchable inputs, maskable interrupt, interrupt status register, glitch filter and a fail-safe register mode which is enabled by the FAIL-SAFE pin.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | TXE8124 24-Bit SPI Bus I/O Expander with Interrupt Output, Reset Input, and I/O Configuration Registers datasheet | PDF | HTML | 2026. 3. 30 | |
| 애플리케이션 노트 | How to Use SPI Daisy Chaining with TXE81XX Devices (Rev. A) | PDF | HTML | 2026. 5. 8 | ||
| 기능 안전 정보 | TXE8124 Functional Safety FIT Rate, FMD and Pin FMA | PDF | HTML | 2026. 4. 15 | ||
| 애플리케이션 노트 | Discrete Active Cell Balancing Design | PDF | HTML | 2025. 10. 29 | ||
| Application brief | Understanding the SPI Bus | PDF | HTML | 2025. 8. 22 | ||
| 애플리케이션 노트 | How to Program TXE81XX SPI I/O Expander Family | PDF | HTML | 2025. 7. 24 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
IO-EXP-ADAPTER-EVM — IO 확장기 어댑터 평가 모듈
TXE81XXEVM — TXE81XX 평가 모듈
TXE81XXEVM을 사용하면 SPI I/O 확장기 TXE81XX 제품군을 평가할 수 있습니다. 이 EVM은 리드 패키지 유형 DGS(24 및 32) 및 DGG(56)에서 TXE8116, TXE8124 및 TXE8148(각각 16비트, 24비트 및 48비트)을 지원합니다. 이 EVM은 각 확장기에서 제공하는 많은 I/O를 함께 사용할 수 있는 여러 테스트 포인트 및 헤더에 대한 액세스를 제공합니다. 션트 연결을 쉽게 할 수 있는 수 헤더와 암 헤더 유형이 혼합되어 있습니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VSSOP (DGS) | 32 | Ultra Librarian |
| VQFN (RHB) | 32 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.