DP83TG721S-Q1
- IEEE802.3bp 1000BASE-T1 compliant
- OA TC10 compliant, <20µA sleep current
- Local and remote wake up and wake forwarding
- Advanced TSN
- IEEE 1588v2/802.1AS Time Synchronization
- Hardware time-stamping with integrated phase correction
- Highly accurate 1pps signal (±15ns)
- Audio Clocking
- AVB IEEE 1722 media clock generation capability
- Phase synchronized wall clock output: 1KHz to 50MHz
- I2S & TDM8 SCLK/FSYNC/MCLK clock generation
- Open Alliance TC12 Interoperability and EMC compliant
- OA EMC compliant
- SAE J2962-3 EMC Compliant
- Integrated LPF on MDI pins
- MAC Interfaces: MII, RMII, RGMII, and SGMII
- Supported I/O voltages: 3.3V, 2.5V, and 1.8V
- Pin compatible with TI’s 100BASE-T1 PHYs and 1000BASE-T1 PHYs
- Single board design for 100BASE-T1 and 1000BASE-T1 with required BOM change
- Diagnostic tool kit
- Temperature, Voltage, ESD monitor
- Data throughput calculator : Inbuilt MAC packet generator, counter and error checker
- Signal Quality Indicator
- TDR based open and short cable fault detection
- CQI for cable degradation monitoring
- Loopback modes
- AEC-Q100 Qualified
- IEC61000-4-2 ESD : ±8kV contact discharge
The DP83TG721-Q1 is an IEEE 802.3bp and Open Alliance compliant automotive 1000Base-T1 Ethernet physical layer transceiver. The DP83TG721-Q1 provides all physical layer functions needed to transmit and receive data over unshielded/shielded single twisted-pair cables. The device provides xMII flexibility with support for RGMII and SGMII MAC interfaces.
DP83TG721-Q1 supports OA TC10 low power sleep feature (with wake forwarding) to reduce system power consumption when communication is not required. This device offers the Diagnostic Tool Kit, with an extensive list of real-time monitoring tools, debug tools and test modes.
DP83TG721-Q1 integrates IEEE 1588v2/802.1AS hardware time stamping & fractional PLL enabling highly accurate time synchronization. The fractional PLL enables frequency/phase synchronization of the Wall Clock eliminating need for external VCXO and generating wide range of time synchronized frequencies needed for Audio, Video and other ADAS applications.
DP83TG721-Q1 also integrates IEEE 1722 CRF decode to generate Media Clock (wall clock synchronized) for AVB & other Audio standards. The DP83TG721-Q1 is also capable of generating FSYNC/SCLK (wall clock synchronized) for I2S/TDM8 interface needed for audio applications.
The DP83TG721-Q1 is compatible to TI’s 100BASE-T1 PHYs and 1000BASE-T1 PHYs enabling design scalability with single board for both speeds.
추가 정보 요청
전체 데이터시트 및 추가 리소스가 NDA에 따라 제공됩니다. 지금 요청
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | DP83TG721x-Q1 1000BASE-T1 Automotive Ethernet PHY with Advanced TSN and AVB datasheet (Rev. A) | PDF | HTML | 2024. 6. 10 | |
| 백서 | Time Sensitive Networking With Ethernet PHY | PDF | HTML | 2025. 1. 14 | ||
| Application brief | Advancing Humanoid Robotics with Single Pair Ethernet | PDF | HTML | 2024. 12. 13 | ||
| 애플리케이션 노트 | SGMII Troubleshooting Guide | PDF | HTML | 2024. 11. 5 | ||
| 애플리케이션 노트 | Basic Ethernet Interface Debug With Linux | PDF | HTML | 2024. 10. 11 | ||
| 애플리케이션 노트 | How to Integrate Linux Driver Into Your System | PDF | HTML | 2024. 7. 12 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
DP83TG721EVM-MC — DP83TG721 1000Base-T1~1000Base-T 미디어 컨버터 평가 모듈
ETHERNET-SW — 이더넷 PHY 드라이버 및 툴
텍사스 인스트루먼트의 이더넷 물리적 계층(PHY) 트랜시버용 드라이버는 직렬 관리 인터페이스(MDC/MDIO)를 통한 통신을 지원하여 PHY 레지스터를 구성하고 읽습니다. Linux 및 RTOS 드라이버는 github에서 찾을 수 있습니다.
TIDA-020071 — TDA4 쿼드 차량용 PHY RGMII 레퍼런스 설계
이 레퍼런스 설계는 RGMII 이더넷 확장 커넥터를 통해 Jacinto™ 7 프로세서 EVM 보드와 상호 작용합니다. 차량용 이더넷 연결은 TI의 차량용 이더넷 물리적 계층(PHY)을 통해 추가됩니다. 이 설계는 TI의 DP83TC818S-Q1 100Mbps 및 DP83TG721S-Q1 1000Mbps 단일 페어 이더넷(SPE) PHY의 구현을 보여줍니다.로 구현됩니다. 커플링 네트워크는 12V에서 데이터 라인에 결합하는 데 사용됩니다.
TIDA-020079 — 구역 레퍼런스 설계
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFN (RHA) | 36 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.