CDCM6208
- Superior Performance With Low
Power:
- Low Noise Synthesizer (265 fs-rms Typical Jitter) or Low Noise Jitter Cleaner (1.6 ps-rms Typical Jitter)
- 0.5-W Typical Power Consumption
- High Channel-to-Channel Isolation and Excellent PSRR
- Device Performance Customizable Through Flexible 1.8-V, 2.5-V and 3.3-V Power Supplies, Allowing Mixed Output Voltages
- Flexible Frequency
Planning:
- 4x Integer Down-Divided Differential Clock Outputs Supporting LVPECL-Like, CML, or LVDS-Like Signaling
- 4x Fractional or Integer Divided Differential Clock Outputs Supporting HCSL, LVDS-Like Signaling, or Eight CMOS Outputs
- Fractional Output Divider Achieve 0 ppm to < 1 ppm Frequency Error and Eliminates Need for Crystal Oscillators and Other Clock Generators
- Output Frequencies up to 800 MHz
- Two Differential Inputs, XTAL Support, Ability for Smart Switching
- SPI, I2C, and Pin Programmable
- Professional User GUI for Quick Design Turnaround
- 7 × 7 mm 48-VQFN package (RGZ)
- –40°C to 85°C Temperature Range
The CDCM6208 is a highly versatile, low jitter low power frequency synthesizer which can generate eight low jitter clock outputs, selectable between LVPECL-like high-swing CML, normal-swing CML, LVDS-like low-power CML, HCSL, or LVCMOS, from one of two inputs that can feature a low frequency crystal or CML, LVPECL, LVDS, or LVCMOS signals for a variety of wireless infrastructure baseband, Small Cells, wireline data communication, computing, low power medical imaging and portable test and measurement applications. The CDCM6208 also features an innovative fractional divider architecture for four of its outputs that can generate any frequency with better than 1ppm frequency accuracy. The CDCM6208 can be easily configured through I2C or SPI programming interface and in the absence of serial interface, pin mode is also available that can set the device in 1 of 32 distinct pre-programmed configurations using control pins.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | CDCM6208 2:8 Clock Generator, Jitter Cleaner With Fractional Dividers datasheet (Rev. G) | PDF | HTML | 2018. 1. 9 | |
| 애플리케이션 노트 | How to measure Total Jitter (TJ) (Rev. B) | 2017. 8. 8 | |||
| 기술 문서 | The five benefits of multifaceted clocking devices | PDF | HTML | 2016. 5. 17 | ||
| 애플리케이션 노트 | Crystal or Crystal Oscillator Replacement with Silicon Devices | 2014. 6. 18 | |||
| 애플리케이션 노트 | Driving the TLK10002 10Gpbs SERDES with the CDCM6208 Clock Generator | 2012. 12. 14 | |||
| 애플리케이션 노트 | A Step by Step Guide on Using the MSP430 as a Bootloader for the CDCM6208VxEVM (Rev. A) | 2012. 12. 4 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
CDCM6208V1EVM — CDCM6208V1 평가 모듈
The CDCM6208 is a highly versatile, low jitter low power frequency synthesizer which can generate eight clock outputs, selectable between LVPECL-like high-swing CML, normal-swing CML, LVDS-like low-power CML, HCSL, or LVCMOS, from one of two inputs that can feature a low frequency crystal or CML, (...)
CDCM6208V2EVM — CDCM6208V2 평가 모듈
The CDCM6208 is a highly versatile, low jitter low power frequency synthesizer which can generate eight clock outputs, selectable between LVPECL-like high-swing CML, normal-swing CML, LVDS-like low-power CML, HCSL, or LVCMOS, from one of two inputs that can feature a low frequency crystal or CML, (...)
EVMK2GX — 66AK2Gx 1GHz 평가 모듈
EVMK2GX("K2G"라고도 함) 1GHz EVM(평가 모듈)을 사용하면 개발자가 66AK2Gx 프로세서 제품군의 평가를 즉시 시작하고 오디오, 산업용 모터 제어, 스마트 그리드 보호 및 기타 고신뢰성, 실시간 컴퓨팅 집약적 애플리케이션의 개발을 가속화할 수 있습니다. 기존의 KeyStone 기반 SoC 장치와 마찬가지로 66AK2Gx는 DSP 및 Arm® 코어가 모두 시스템의 모든 메모리와 주변 장치를 마스터할 수 있습니다. 이 아키텍처는 DSP 중심 또는 Arm 중심의 시스템 설계를 달성할 수 있는 소프트웨어 유연성을 (...)
TIDA-00234 — 2개 이상의 SFP+ 광학 포트가 있는 시스템을 위한 듀얼 채널 XAUI-SFI 레퍼런스 디자인
The TIDA-00234 XAUI to SFI reference design is intended for Enterprise and Service Provider Networking applications like Ethernet Switches and Routers that implement multiple 10G Ethernet compliant Optical (SFP+) ports. This reference design features the TLK10232 device which is the most compact (...)
TIDA-00269 — 기가비트 이더넷 링크 애그리게이터 레퍼런스 디자인
The Gigabit Ethernet Link Aggregator reference design features the TLK10081 device which is a multi-rate link aggregator intended for use in high-speed bi-directional point-to-point data transmission systems to reduce the number of physical links by multiplexing lower speed serial links into higher (...)
TIDA-00309 — 디스플레이 포트 비디오 4:1 애그리게이션 레퍼런스 디자인
This verified reference design is a complete four channel DisplayPort aggregation and de-aggregation solution. One TLK10022 is used to aggregate four synchronous DisplayPort (DP) sources together into one 10.8 Gbps serial link. The serial data is transferred via copper or optical fiber where a (...)
TIDA-00352 — SDI 비디오 애그리게이션 레퍼런스 디자인
This verified reference design is a complete four channel SDI aggregation and de-aggregation solution. One TLK10022 is used to aggregate four synchronous HD-SDI sources together into one 5.94 Gbps serial link. The serial data is transferred via copper or optical fiber where a second TLK10022 is (...)
TIDEP0067 — 66AK2Gx DSP + ARM 프로세서 전원 솔루션 레퍼런스 디자인
TIDEP0068 — K2G 범용 EVM(GP EVM)을 위한 PCI Express PCB 설계 고려 사항 레퍼런스 디자인
PCI-Express는 방향에 따라 레인당 최대 5.0Gbps 속도의 데이터 전송을 통해 적은 핀 수, 높은 안정성 및 높은 속도를 제공하며, PCIe 모듈은 TI 66AK2Gx DSP + ARM 프로세서 SoC(시스템 온 칩)에 포함되어 있습니다. 이 PCIe PCB 설계 고려 사항 레퍼런스 설계는 66AK2Gx 프로세서 SoC의 PCIe 부분에 대한 모범 사례 PCB를 제공하여 개발자가 PCB(인쇄 회로 보드) 설계를 최적화하는 데 도움이 됩니다. 이를 통해 개발자는 첫 번째 PCB 구현 패스에서 원하는 PCIe 신호 (...)
TIDEP0069 — 66AK2Gx DSP + ARM 프로세서 오디오 프로세싱 레퍼런스 디자인
TIDEP0070 — 66AK2Gx 기반 시스템의 메모리 안정성 향상을 위한 DDR ECC 레퍼런스 디자인
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFN (RGZ) | 48 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.