ADC32RF54
- 14-Bit, dual channel 2.6 to 3-GSPS ADC
- Noise spectral density:
- NSD = -155.6 dBFS/Hz (no AVG)
- NSD = -158.1 dBFS/Hz (2x AVG)
- NSD = -160.4 dBFS/Hz (4x AVG)
- Single core (non-interleaved) ADC architecture
- Aperture jitter: 50 fs
- Low close-in residual phase noise:
- -127 dBc/Hz at 10 kHz offset
- Spectral performance (f IN = 1 GHz, -4 dBFS):
- 2x internal averaging
- SNR: 62.3 dBFS
- SFDR HD2,3: 63 dBc
- SFDR worst spur: 85 dBFS
- Spectral performance (f IN = 1.8 GHz, -4 dBFS):
- 2x internal averaging
- SNR: 63 dBFS
- SFDR HD2,3: 68 dBc
- SFDR worst spur: 86 dBFS
- Input fullscale: 1.1 to 1.35 Vpp (2 to 3.5 dBm)
- Code error rate (CER): 10 -15
- Full power input bandwidth (-3 dB): 2.75 GHz
- JESD204B serial data interface
- Maximum lane rate: 13 Gbps
- Supports subclass 1 deterministic latency
- Digital down-converters
- Up to four DDC per ADC channel
- Complex output: 4x to 128x decimation
- 48-bit NCO phase coherent frequency hopping
- Fast frequency hopping: < 1 us
- Power consumption: 2.6 W/channel (2x AVG)
- Power supplies: 1.8 V, 1.2 V
The ADC32RF5x is a single core 14-bit, 2.6 GSPS to 3 GSPS, dual channel analog to digital converters (ADC) that supports RF sampling with input frequencies up to 3 GHz. The design maximizes signal-to-noise ratio (SNR) and delivers a noise spectral density of -155 dBFS/Hz. Using additional internal ADCs along with on-chip signal averaging, the noise density improves to -161 dBFS/Hz.
Each ADC channel can be connected to a quad-band digital down-converter (DDC) using a 48-bit NCO which supports phase coherent frequency hopping. Using the GPIO pins for NCO frequency control, frequency hopping can be achieved in less than 1 µs.
The ADC32RF54 and ADC32RF55 supports the JESD204B serial data interface with subclass 1 deterministic latency using data rates up to 13 Gbps.
The power efficient ADC architecture consumes 2.1 W/ch at 3 Gsps and provides power scaling with lower sampling rates.
관심 가지실만한 유사 제품
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | ADC32RF5x Dual Channel 14-bit 2.6 to 3-GSPS RF Sampling Data Converter datasheet (Rev. B) | PDF | HTML | 2023. 8. 21 | |
| 애플리케이션 노트 | Leveraging TI’s Clock Tools For Converter Designs | PDF | HTML | 2026. 4. 20 | ||
| 아날로그 디자인 학술지 | 고속 컨버터의 나이퀴스트 홀 주변 샘플 링 | PDF | HTML | Download English Version | 2025. 5. 23 | |
| 애플리케이션 노트 | Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends | PDF | HTML | 2025. 3. 28 | ||
| 애플리케이션 노트 | Evaluating High-Speed, RF ADC Converter Front-end Architectures | PDF | HTML | 2025. 3. 26 | ||
| 아날로그 디자인 학술지 | 테스트 및 측정 애플리케이션에서 RF 샘플링 데이터 컨버터의 빠른 주파수 호핑 살펴보기 | PDF | HTML | Download English Version | 2024. 9. 23 | |
| 아날로그 디자인 학술지 | ADC 잡음 수치가 RF 수신기 설계에 미치는 영향 | PDF | HTML | Download English Version | 2023. 12. 1 | |
| 애플리케이션 노트 | Improve SFDR Using Calibration in High-Speed ADCs | PDF | HTML | 2023. 6. 19 | ||
| 애플리케이션 노트 | Getting the Most of Your Data Converter Clocking System Using LMX1204 | PDF | HTML | 2022. 6. 23 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ADC32RF54EVM — 낮은 NSD를 지원하는 듀얼 채널 14비트 2.6GSPS RF 샘플링 ADC용 ADC32RF55 평가 모듈
ADC32RF54 평가 모듈(EVM)은 ADC32RF54 고속, JESD204B 인터페이스 아날로그-디지털 컨버터(ADC)의 성능을 시연하기 위한 플랫폼입니다. 온보드 전압 조정, 클로킹 솔루션(LMK04832), 변압기 커플 아날로그 입력 및 USB 인터페이스를 통해 ADC32RF54를 손쉽게 평가할 수 있습니다.
현장 프로그래밍 가능 게이트 어레이(FPGA) 메자닌 카드(FMC) 커넥터를 통해 TSW14J58EVM(별도 판매)과 인터페이싱하면 고속 데이터 컨버터 프로 소프트웨어(DATACONVERTERPRO-SW)를 사용하여 (...)
ADC32RF55EVM-GUI — ADC3xRF5xEVM GUI installer/configuration generator
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFNP (RTD) | 64 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.