SN74LV21A

AKTIV

2-Kanal-Highspeed-UND-Gatter (7 ns) mit 4 Eingängen, 2 V bis 5,5 V

Jetzt bestellen

Datenblatt

document-pdfAcrobat SN74LV21A Dual 4-Input Positive-AND Gate datasheet (Rev. F) (Englisch) PDF | HTML

SN74LV21A

AKTIV

Datenblatt

Jetzt bestellen

Produktdetails

Technology family

LV-A

Number of channels

2

Inputs per channel

4

IOL (max) (mA)

12

IOH (max) (mA)

-12

Input type

Standard CMOS

Output type

Push-Pull

Features

Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns)

Data rate (max) (Mbps)

70

Rating

Catalog

Operating temperature range (°C)

-40 to 85

Technology family

LV-A

Number of channels

2

Inputs per channel

4

IOL (max) (mA)

12

IOH (max) (mA)

-12

Input type

Standard CMOS

Output type

Push-Pull

Features

Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns)

Data rate (max) (Mbps)

70

Rating

Catalog

Operating temperature range (°C)

-40 to 85

TSSOP (PW)

14

32 mm² (5 mm × 6.4 mm)

SOP (NS)

14

79.56 mm² (10.2 mm × 7.8 mm)

SOIC (D)

14

51.9 mm² (8.65 mm × 6 mm)

TVSOP (DGV)

14

23.04 mm² (3.6 mm × 6.4 mm)

SSOP (DB)

14

48.36 mm² (6.2 mm × 7.8 mm)

2-V to 5.5-V V CC Operation
Max t pd of 6 ns at 5 V
Typical V OLP (Output Ground Bounce) <0.8 V at V CC = 3.3 V, T A = 25°C
Typical V OHV (Output V OH Undershoot) >2.3 V at V CC = 3.3 V, TA = 25°C
I off Supports Partial-Power-Down Mode Operation
Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

2-V to 5.5-V V CC Operation
Max t pd of 6 ns at 5 V
Typical V OLP (Output Ground Bounce) <0.8 V at V CC = 3.3 V, T A = 25°C
Typical V OHV (Output V OH Undershoot) >2.3 V at V CC = 3.3 V, TA = 25°C
I off Supports Partial-Power-Down Mode Operation
Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

These dual 4-input positive-AND gates are designed for 2-V to 5.5-V V CC operation.

The SN74LV21A devices perform the Boolean function Y = A • B • C • D in positive logic.

These devices are fully specified for partial-power-down applications using I off. The I off circuitry disables the outputs, preventing damaging current backflow through the devices when they are powered down.

These dual 4-input positive-AND gates are designed for 2-V to 5.5-V V CC operation.

The SN74LV21A devices perform the Boolean function Y = A • B • C • D in positive logic.

These devices are fully specified for partial-power-down applications using I off. The I off circuitry disables the outputs, preventing damaging current backflow through the devices when they are powered down.

filter

Andere AND-Gatter suchen

Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.

Alle anzeigen 1

Top-Dokumentation	Typ	Titel	Format-Optionen	Neueste englische Version herunterladen	Datum
*	Datenblatt	SN74LV21A Dual 4-Input Positive-AND Gate datasheet (Rev. F)	PDF \| HTML		14.07.2023

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

14-24-LOGIC-EVM — Generisches Logikprodukt-Evaluierungsmodul für 14-polige bis 24-polige D-, DB-, DGV-, DW-, DYY-, NS-

Das 14-24-LOGIC-EVM-Evaluierungsmodul (EVM) ist für die Unterstützung aller Logikgeräte konzipiert, die sich in einem 14-Pin- bis 24-Pin-D-, DW-, DB-, NS-, PW-, DYY- oder DGV-Gehäuse befinden.

Benutzerhandbuch: PDF | HTML

Unterstützte Produkte und Hardware

Vorrätig

Limit:

Zum Bestellen bitte anmelden

lock

Melden Sie sich an, um den Lagerbestand einzusehen

??asset.out-of-stock-ti_de_DE??

Nicht verfügbar

Simulationsmodell