SN74LV10A

AKTIV

3-Kanal-NAND-Gatter mit 3 Eingängen, 2 V bis 5,5 V

Jetzt bestellen

Datenblatt

document-pdfAcrobat SN74LV10A Triple 3-Input Positive-NAND Gate datasheet (Rev. G) (Englisch) PDF | HTML

SN74LV10A

AKTIV

Datenblatt

Jetzt bestellen

Produktdetails

Technology family

LV-A

Number of channels

3

Inputs per channel

3

IOL (max) (mA)

12

IOH (max) (mA)

-12

Input type

Standard CMOS

Output type

Push-Pull

Features

Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns)

Data rate (max) (Mbps)

70

Rating

Catalog

Operating temperature range (°C)

-40 to 85

Technology family

LV-A

Number of channels

3

Inputs per channel

3

IOL (max) (mA)

12

IOH (max) (mA)

-12

Input type

Standard CMOS

Output type

Push-Pull

Features

Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns)

Data rate (max) (Mbps)

70

Rating

Catalog

Operating temperature range (°C)

-40 to 85

SOIC (D)

14

51.9 mm² (8.65 mm × 6 mm)

SOP (NS)

14

79.56 mm² (10.2 mm × 7.8 mm)

TSSOP (PW)

14

32 mm² (5 mm × 6.4 mm)

V_CC operation of 2 V to 5.5 V
Max t_pd of 7 ns at 5 V
Typical V_OLP (Output Ground Bounce) <0.8 V at V_CC = 3.3 V, T_A = 25°C
Typical V_OHV (Output V_OH Undershoot) >2.3 V at V_CC = 3.3 V, TA = 25°C
I_off Supports Partial-Power-Down Mode Operation
Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

V_CC operation of 2 V to 5.5 V
Max t_pd of 7 ns at 5 V
Typical V_OLP (Output Ground Bounce) <0.8 V at V_CC = 3.3 V, T_A = 25°C
Typical V_OHV (Output V_OH Undershoot) >2.3 V at V_CC = 3.3 V, TA = 25°C
I_off Supports Partial-Power-Down Mode Operation
Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

These triple 3-input positive-NAND gates are designed for 2 V to 5.5 V V_CC operation. The SN74LV10A devices perform the Boolean function Y = A • B • C in positive logic. These devices are fully specified for partial-power-down applications using I_off. The I_off circuitry disables the outputs, preventing damaging current backflow through the devices when they are powered down.

filter

Andere NAND-Gatter suchen

Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.

Alle anzeigen 1

Top-Dokumentation	Typ	Titel	Format-Optionen	Neueste englische Version herunterladen	Datum
*	Datenblatt	SN74LV10A Triple 3-Input Positive-NAND Gate datasheet (Rev. G)	PDF \| HTML		15.03.2023

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

14-24-LOGIC-EVM — Generisches Logikprodukt-Evaluierungsmodul für 14-polige bis 24-polige D-, DB-, DGV-, DW-, DYY-, NS-

Das 14-24-LOGIC-EVM-Evaluierungsmodul (EVM) ist für die Unterstützung aller Logikgeräte konzipiert, die sich in einem 14-Pin- bis 24-Pin-D-, DW-, DB-, NS-, PW-, DYY- oder DGV-Gehäuse befinden.

Benutzerhandbuch: PDF | HTML

Unterstützte Produkte und Hardware

Vorrätig

Limit:

Zum Bestellen bitte anmelden

lock

Melden Sie sich an, um den Lagerbestand einzusehen

??asset.out-of-stock-ti_de_DE??

Nicht verfügbar

Simulationsmodell