Home Logik- & Spannungsumsetzung Flipflops, Latches & Register Andere Latches
Home
Logik- & Spannungsumsetzung
Flipflops, Latches & Register
Andere Latches

SN74HC259

AKTIV

Adressierbare Latches, 8 Bit

Jetzt bestellen
Datenblatt

SN74HC259

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Function Addressable latch Number of channels 8 Technology family HC Input type Standard CMOS Output type Push-Pull Data rate (max) (Mbps) 56 IOL (max) (mA) 5.2 IOH (max) (mA) -5.2 Features Partial power down (Ioff), Standard speed (tpd > 50ns), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 125 Rating Catalog
Function Addressable latch Number of channels 8 Technology family HC Input type Standard CMOS Output type Push-Pull Data rate (max) (Mbps) 56 IOL (max) (mA) 5.2 IOH (max) (mA) -5.2 Features Partial power down (Ioff), Standard speed (tpd > 50ns), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 125 Rating Catalog
TSSOP (PW) 16 32 mm² (5 mm × 6.4 mm) SOP (NS) 16 79.56 mm² (10.2 mm × 7.8 mm) SOIC (D) 16 59.4 mm² (9.9 mm × 6 mm) SOT-23-THN (DYY) 16 8.4 mm² (4.2 mm × 2 mm) PDIP (N) 16 181.42 mm² (19.3 mm × 9.4 mm)
filter Andere Andere Latches suchen
Für dieses Produkt sind keine Details verfügbar.
open-in-new Andere Andere Latches suchen
Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

open-in-new Alternativen vergleichen
Selbe Funktionalität wie der verglichene Baustein bei gleicher Anschlussbelegung.
CD4520B AKTIV CMOS, zweifacher binärer Aufwärtszähler Voltage range 3V to 18V, average propagation delay 130ns
CD74HCT259 AKTIV 8-Bit-adressierbarer Highspeed-CMOS-Logik-Latch Voltage range 4.5V to 5.5V, average propagation delay 22ns, average drive strength 4mA

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 3
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt SNx4HC259 8-Bit Addressable Latches datasheet (Rev. F) PDF | HTML 16.03.2022
Application brief Using Linear Interpolation to Estimate Specification Values PDF | HTML 13.04.2026
Anwendungshinweis Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 15.12.2022

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

14-24-LOGIC-EVM — Generisches Logikprodukt-Evaluierungsmodul für 14-polige bis 24-polige D-, DB-, DGV-, DW-, DYY-, NS-

Das 14-24-LOGIC-EVM-Evaluierungsmodul (EVM) ist für die Unterstützung aller Logikgeräte konzipiert, die sich in einem 14-Pin- bis 24-Pin-D-, DW-, DB-, NS-, PW-, DYY- oder DGV-Gehäuse befinden.

Benutzerhandbuch: PDF | HTML
Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
TSSOP (PW) 16 Ultra Librarian
SOP (NS) 16 Ultra Librarian
SOIC (D) 16 Ultra Librarian
SOT-23-THN (DYY) 16 Ultra Librarian
PDIP (N) 16 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos