Home Logik- & Spannungsumsetzung Flipflops, Latches & Register D-Typ-Flipflops
Home
Logik- & Spannungsumsetzung
Flipflops, Latches & Register
D-Typ-Flipflops

SN74AUP1G80

AKTIV

Energieeffizientes Einzelflipflop (Typ D) mit positiver Flankensteuerung

Jetzt bestellen
Datenblatt

SN74AUP1G80

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Number of channels 1 Technology family AUP Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 260 IOL (max) (mA) 4 IOH (max) (mA) -4 Supply current (max) (µA) 0.9 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 85 Rating Catalog
Number of channels 1 Technology family AUP Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 260 IOL (max) (mA) 4 IOH (max) (mA) -4 Supply current (max) (µA) 0.9 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 85 Rating Catalog
SOT-23 (DBV) 5 8.12 mm² (2.9 mm × 2.8 mm) SOT-SC70 (DCK) 5 4.2 mm² (2 mm × 2.1 mm) X2SON (DPW) 5 0.64 mm² (0.8 mm × 0.8 mm) USON (DRY) 6 1.45 mm² (1.45 mm × 1 mm) DSBGA (YFP) 6 1.4000000000000001 mm² (— mm × — mm) X2SON (DSF) 6 1 mm² (1 mm × 1 mm)
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model
      (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)
  • Available in the Texas Instruments NanoStar™ Package
  • Low Static-Power Consumption
    (ICC = 0.9 µA Maximum)
  • Low Dynamic-Power Consumption
    (Cpd = 4.3 pF Typical at 3.3 V)
  • Low Input Capacitance (Ci = 1.5 pF Typical)
  • Low Noise – Overshoot and Undershoot <10% of VCC
  • Ioff Supports Partial-Power-Down Mode Operation
  • Schmitt-Trigger Action Allows Slow Input Transition and Better Switching Noise Immunity at the Input
    (Vhys = 250 mV Typical at 3.3 V)
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • Optimized for 3.3-V Operation
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 4.4 ns Maximum at 3.3 V
  • Suitable for Point-to-Point Applications
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model
      (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)
  • Available in the Texas Instruments NanoStar™ Package
  • Low Static-Power Consumption
    (ICC = 0.9 µA Maximum)
  • Low Dynamic-Power Consumption
    (Cpd = 4.3 pF Typical at 3.3 V)
  • Low Input Capacitance (Ci = 1.5 pF Typical)
  • Low Noise – Overshoot and Undershoot <10% of VCC
  • Ioff Supports Partial-Power-Down Mode Operation
  • Schmitt-Trigger Action Allows Slow Input Transition and Better Switching Noise Immunity at the Input
    (Vhys = 250 mV Typical at 3.3 V)
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • Optimized for 3.3-V Operation
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 4.4 ns Maximum at 3.3 V
  • Suitable for Point-to-Point Applications

The AUP family is TI’s premier solution to the industry’s low-power needs in battery-powered portable applications. This family assures a low static- and dynamic-power consumption across the entire VCC range of 0.8 V to 3.6 V, resulting in increased battery life (see AUP – The Lowest-Power Family). This product also maintains excellent signal integrity (see Excellent Signal Integrity).

This is a single positive-edge-triggered D-type flip-flop. When data at the data (D) input meets the setup time requirement, the data is transferred to the Q output on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.

NanoStar™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs when the device is powered down. This inhibits current backflow into the device which prevents damage to the device.

The AUP family is TI’s premier solution to the industry’s low-power needs in battery-powered portable applications. This family assures a low static- and dynamic-power consumption across the entire VCC range of 0.8 V to 3.6 V, resulting in increased battery life (see AUP – The Lowest-Power Family). This product also maintains excellent signal integrity (see Excellent Signal Integrity).

This is a single positive-edge-triggered D-type flip-flop. When data at the data (D) input meets the setup time requirement, the data is transferred to the Q output on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.

NanoStar™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs when the device is powered down. This inhibits current backflow into the device which prevents damage to the device.
filter Andere D-Typ-Flipflops suchen
Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

open-in-new Alternativen vergleichen
Selbe Funktionalität wie der verglichene Baustein bei gleicher Anschlussbelegung.
SN74LVC1G80 AKTIV Einfach-Flipflop (Typ D) mit positiver Flankensteuerung Voltage range 1.65V to 5.5V, average propagation delay 5.5ns, average drive strength 24mA

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 4
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt SN74AUP1G80 Low-Power Single Positive-Edge-Triggered D-Type Flip-Flop datasheet (Rev. F) PDF | HTML 20.07.2017
Application brief Understanding Schmitt Triggers (Rev. B) PDF | HTML 17.04.2025
Anwendungshinweis Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 15.12.2022
Anwendungshinweis Designing and Manufacturing with TI's X2SON Packages 23.08.2017

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

5-8-LOGIC-EVM — Generisches Logik-Evaluierungsmodul für 5- bis 8-polige DCK-, DCT-, DCU-, DRL- und DBV-Gehäuse

Flexibles EVM zur Unterstützung aller Geräte mit 5- bis 8-poligem DCK-, DCT-, DCU-, DRL- oder DBV-Gehäuse.
Benutzerhandbuch: PDF
Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
Evaluierungsplatine

5-8-NL-LOGIC-EVM — Generische Logik- und Übersetzungs-EVM mit Unterstützung von 5- bis 8-poligen DPW-, DQE-, DRY-, DSF-

Generisches EVM entwickelt zur Unterstützung sämtlicher Logik- und Übersetzungsbausteine, welche ein DTT-, DRY-, DPW-, DTM-, DQE-, DQM-, DSF- oder DTQ-Gehäuse aufweisen. Das Platinendesign ermöglicht eine flexible Evaluierung.

Benutzerhandbuch: PDF | HTML
Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
Simulationsmodell

SN74AUP1G80 IBIS Model (Rev. B)

SCEM444B.ZIP (64 KB) - IBIS-Modell
Unterstützte Produkte und Hardware
Referenzdesign

TIDA-01050 — Referenzdesign eines optimierten Analog-Frontend-Datenerfassungssystems für 18-Bit-SAR-Datenwandler

Das Referenzdesign TIDA-01050 soll die Integration, den Stromverbrauch, die Leistung und die Taktprobleme verbessern, die typischerweise mit automatischen Prüfgeräten verbunden sind. Dieses Design eignet sich für jedes ATE-System, am besten jedoch für Systeme, die eine große Anzahl von (...)
Unterstützte Produkte und Hardware
Referenzdesign

TIDA-01051 — Referenzdesign zur Optimierung der FPGA-Auslastung und des Datendurchsatzes für automatische Prüfger

Das TIDA-01051-Referenzdesign dient zur Demonstration optimierter Kanaldichte, Integration, Stromverbrauch, Taktverteilung und Signalkettenleistung von Datenerfassungssystemen mit sehr hoher Kanalanzahl, wie sie beispielsweise in automatischen Prüfgeräten (ATE) verwendet werden. Durch den Einsatz (...)
Unterstützte Produkte und Hardware
Referenzdesign

TIDA-01052 — ADC-Treiber-Referenzdesign zur Verbesserung des Full Scale THD bei negativer Versorgung

Das Referenzdesign TIDA-01052 soll die Steigerung der Systemleistung aufzeigen, die bei der Verwendung einer negativen Spannungsschiene an den analogen Frontend-Treiberverstärkern anstatt einer Erdung zu beobachten ist. Dieses Konzept steht in Bezug zu allen analogen Frontends, allerdings ist (...)
Unterstützte Produkte und Hardware
Referenzdesign

TIDA-01054 — Multi-Rail-Leistungs-Referenzdesign zur Eliminierung von EMI-Effekten in Hochleistungs-DAQ-Systemen

Das Referenzdesign TIDA-01054 trägt mithilfe des LM53635-Abwärtswandlers zur Eliminierung der leistungsmindernden Auswirkungen von EMI auf Datenerfassungssysteme (DAQ) bei, die größer als 16 Bit sind. Der Abwärtswandler ermöglicht es Entwicklern, Stromversorgungslösungen in der Nähe des Signalwegs (...)
Unterstützte Produkte und Hardware
Referenzdesign

TIDA-01055 — ADC-Spannungsreferenzpuffer-Optimierung – Referenzdesign für Hochleistungs-DAQ-Systeme

Das TIDA-01055-Referenzdesign für Hochleistungs-Datenerfassungssysteme (DAQ) optimiert den ADC-Referenzpuffer zur Verbesserung der SNR-Leistung und Reduzierung des Stromverbrauchs mit dem Hochgeschwindigkeits-Operationsverstärker OPA837 von TI. Dieser Baustein wird in einer zusammengesetzten (...)
Unterstützte Produkte und Hardware
Referenzdesign

TIDA-01056 — Referenzdesign für 20-Bit-1-MSPS-DAQ zur Optimierung der Stromversorgungseffizienz bei gleichzeitige

Dieses Referenzdesign für Hochleistungs-Datenerfassungssysteme (Data Acquisition, DAQ) optimiert die Leistungsstufe, um den Stromverbrauch zu reduzieren und die Auswirkungen von EMI vom Schaltregler durch den Einsatz eines LMS3635-Q1-Abwärtswandlers zu minimieren.  Dieses Referenzdesign bietet (...)
Unterstützte Produkte und Hardware
Referenzdesign

TIDA-01057 — Referenzdesign Maximierung des dynamischen Signalbereichs für echten Differenzeingang von 10 Vpp bis

Dieses Referenzdesign wurde für hochleistungsfähige Datenerfassungssysteme (DAQ) entwickelt, um den Dynamikbereich von ADCs mit 20 Bit und Differenzeingang zu verbessern. Viele DAQ-Systeme benötigen die Messfähigkeit mit einem großen Gesamtbereich (Full Scale Range, FSR), um einen ausreichenden (...)
Unterstützte Produkte und Hardware
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
SOT-23 (DBV) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
X2SON (DPW) 5 Ultra Librarian
USON (DRY) 6 Ultra Librarian
DSBGA (YFP) 6 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos