SN74ACT74

AKTIV

Zweifach-Flipflops (Typ D) mit positiver Flankensteuerung, Clear und Preset

Produktdetails

Number of channels 2 Technology family ACT Input type TTL-Compatible CMOS Output type Push-Pull Clock frequency (max) (MHz) 90 IOL (max) (mA) 24 IOH (max) (mA) -24 Supply current (max) (µA) 20 Features Balanced outputs, Positive input clamp diode, Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 85 Rating Catalog
Number of channels 2 Technology family ACT Input type TTL-Compatible CMOS Output type Push-Pull Clock frequency (max) (MHz) 90 IOL (max) (mA) 24 IOH (max) (mA) -24 Supply current (max) (µA) 20 Features Balanced outputs, Positive input clamp diode, Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 85 Rating Catalog
SOIC (D) 14 51.9 mm² (8.65 mm × 6 mm) TSSOP (PW) 14 32 mm² (5 mm × 6.4 mm) SSOP (DB) 14 48.36 mm² (6.2 mm × 7.8 mm) PDIP (N) 14 181.42 mm² (19.3 mm × 9.4 mm) WQFN (BQA) 14 7.5 mm² (3 mm × 2.5 mm) SOP (NS) 14 79.56 mm² (10.2 mm × 7.8 mm)
  • 4.5V to 5.5V VCC operation
  • Inputs accept voltages to 5.5V
  • Max tpd of 10.5ns at 5V
  • Inputs are TTL-voltage compatible
  • 4.5V to 5.5V VCC operation
  • Inputs accept voltages to 5.5V
  • Max tpd of 10.5ns at 5V
  • Inputs are TTL-voltage compatible

The ’ACT74 dual positive-edge-triggered devices are D-type flip-flops.

The ’ACT74 dual positive-edge-triggered devices are D-type flip-flops.

Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

Selbe Funktionalität wie der verglichene Baustein bei gleicher Anschlussbelegung.
CD74HCT74 AKTIV Highspeed-CMOS-Logik Dual-D-Flipflops mit positiver Flankenauslösung und Set und Reset Voltage range 4.5V to 5.5V, average propagation delay 22ns, average drive strength 4mA
SN74AHCT74 AKTIV Zweifach-Flipflops (Typ D) mit positiver Flankensteuerung, Clear und Preset Voltage range 4.5V to 5.5V, average propagation delay 9ns, average drive strength 8mA
SN74HCT74 AKTIV Zweifach-Flipflops (Typ D) mit positiver Flankensteuerung, Clear und Preset Voltage range 4.5V to 5.5V, average propagation delay 22ns, average drive strength 4mA

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 2
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt SNx4ACT74 Dual Positive-Edge-Triggered D-Type Flip-Flops datasheet (Rev. J) PDF | HTML 10.04.2025
Anwendungshinweis Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 15.12.2022

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

14-24-LOGIC-EVM — Generisches Logikprodukt-Evaluierungsmodul für 14-polige bis 24-polige D-, DB-, DGV-, DW-, DYY-, NS-

Das 14-24-LOGIC-EVM-Evaluierungsmodul (EVM) ist für die Unterstützung aller Logikgeräte konzipiert, die sich in einem 14-Pin- bis 24-Pin-D-, DW-, DB-, NS-, PW-, DYY- oder DGV-Gehäuse befinden.

Benutzerhandbuch: PDF | HTML
Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
SOIC (D) 14 Ultra Librarian
TSSOP (PW) 14 Ultra Librarian
SSOP (DB) 14 Ultra Librarian
PDIP (N) 14 Ultra Librarian
WQFN (BQA) 14 Ultra Librarian
SOP (NS) 14 Ultra Librarian

Bestellen & Qualität

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos