Home Logik- & Spannungsumsetzung Flipflops, Latches & Register D-Typ-Flipflops
Home
Logik- & Spannungsumsetzung
Flipflops, Latches & Register
D-Typ-Flipflops

SN74ACT564

AKTIV

Flankengesteuerte Achtfach-Flipflops (Typ D) mit Tri-State-Ausgängen

Jetzt bestellen
Datenblatt

SN74ACT564

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Number of channels 8 Technology family ACT Input type TTL-Compatible CMOS Output type 3-State Clock frequency (max) (MHz) 90 IOL (max) (mA) 24 IOH (max) (mA) -24 Supply current (max) (µA) 40 Features Balanced outputs, Positive input clamp diode, Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 85 Rating Catalog
Number of channels 8 Technology family ACT Input type TTL-Compatible CMOS Output type 3-State Clock frequency (max) (MHz) 90 IOL (max) (mA) 24 IOH (max) (mA) -24 Supply current (max) (µA) 40 Features Balanced outputs, Positive input clamp diode, Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 85 Rating Catalog
SOP (NS) 20 98.28 mm² (12.6 mm × 7.8 mm) SOIC (DW) 20 131.84 mm² (12.8 mm × 10.3 mm) TSSOP (PW) 20 41.6 mm² (6.5 mm × 6.4 mm) PDIP (N) 20 228.702 mm² (24.33 mm × 9.4 mm)
  • Operation of 4.5V to 5.5V VCC
  • Inputs accept voltages to 5.5V
  • Max tpd of 8.5ns at 5V
  • Inputs are TTL-voltage compatible
  • 3-state inverted outputs drive bus lines directly
  • Flow-through architecture to optimize PCB layout
  • Full parallel access for loading
  • Operation of 4.5V to 5.5V VCC
  • Inputs accept voltages to 5.5V
  • Max tpd of 8.5ns at 5V
  • Inputs are TTL-voltage compatible
  • 3-state inverted outputs drive bus lines directly
  • Flow-through architecture to optimize PCB layout
  • Full parallel access for loading

The ’ACT564 devices are octal D-type edge-triggered flip-flops that feature 3-state outputs designed specifically for driving highly capacitive or relatively low-impedance loads. They are particularly suitable for implementing buffer registers, I/O ports, bidirectional bus drivers, and working registers.

The ’ACT564 devices are octal D-type edge-triggered flip-flops that feature 3-state outputs designed specifically for driving highly capacitive or relatively low-impedance loads. They are particularly suitable for implementing buffer registers, I/O ports, bidirectional bus drivers, and working registers.
filter Andere D-Typ-Flipflops suchen
Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

open-in-new Alternativen vergleichen
Selbe Funktionalität wie der verglichene Baustein bei gleicher Anschlussbelegung.
CD74HC564 AKTIV Achtfache invertierende Flipflops (Typ D), positive Flankensteuerung, Highspeed-CMOS-Logik, mit Tri- Voltage range 2V to 6V, average propagation delay 20ns, average drive strength 8mA
SN74AC564 AKTIV Flankengesteuerte Achtfach-Flipflops (Typ D) mit Tri-State-Ausgängen Voltage range 2V to 6V, average propagation delay 7ns, average drive strength 24mA

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 2
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt SN74ACT564 Octal D-Type Edge-Triggered Flip-Flops with 3-State Outputs datasheet (Rev. D) PDF | HTML 28.02.2024
Anwendungshinweis Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 15.12.2022

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

14-24-LOGIC-EVM — Generisches Logikprodukt-Evaluierungsmodul für 14-polige bis 24-polige D-, DB-, DGV-, DW-, DYY-, NS-

Das 14-24-LOGIC-EVM-Evaluierungsmodul (EVM) ist für die Unterstützung aller Logikgeräte konzipiert, die sich in einem 14-Pin- bis 24-Pin-D-, DW-, DB-, NS-, PW-, DYY- oder DGV-Gehäuse befinden.

Benutzerhandbuch: PDF | HTML
Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
SOP (NS) 20 Ultra Librarian
SOIC (DW) 20 Ultra Librarian
TSSOP (PW) 20 Ultra Librarian
PDIP (N) 20 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos