Home Energiemanagement Mehrkanal-ICs (PMICs)
Home
Energiemanagement
Mehrkanal-ICs (PMICs)

LP2995

AKTIV

DDR-Abschlussregler

Jetzt bestellen
Datenblatt

LP2995

AKTIV
Jetzt bestellen

Produktdetails

Product type DDR Vin (min) (V) 2.2 Vin (max) (V) 5.5 Vout (min) (V) 1.21 Vout (max) (V) 1.26 Features No external resistors Rating Catalog Operating temperature range (°C) 0 to 125 Iq (typ) (mA) 0.25 DDR memory type DDR
Product type DDR Vin (min) (V) 2.2 Vin (max) (V) 5.5 Vout (min) (V) 1.21 Vout (max) (V) 1.26 Features No external resistors Rating Catalog Operating temperature range (°C) 0 to 125 Iq (typ) (mA) 0.25 DDR memory type DDR
WQFN (NHP) 16 16 mm² (4 mm × 4 mm) HSOIC (DDA) 8 29.4 mm² (4.9 mm × 6 mm) SOIC (D) 8 29.4 mm² (4.9 mm × 6 mm)
  • Low Output Voltage Offset
  • Works with +5v, +3.3v and 2.5v Rails
  • Source and Sink Current
  • Low External Component Count
  • No External Resistors Required
  • Linear Topology
  • Available in SOIC-8, SO PowerPAD-8 or WQFN-16 Packages
  • Low Cost and Easy to Use

All trademarks are the property of their respective owners.

  • Low Output Voltage Offset
  • Works with +5v, +3.3v and 2.5v Rails
  • Source and Sink Current
  • Low External Component Count
  • No External Resistors Required
  • Linear Topology
  • Available in SOIC-8, SO PowerPAD-8 or WQFN-16 Packages
  • Low Cost and Easy to Use

All trademarks are the property of their respective owners.

The LP2995 linear regulator is designed to meet the JEDEC SSTL-2 and SSTL-3 specifications for termination of DDR-SDRAM. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 1.5A continuous current and transient peaks up to 3A in the application as required for DDR-SDRAM termination. The LP2995 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DDR DIMMS.

The LP2995 linear regulator is designed to meet the JEDEC SSTL-2 and SSTL-3 specifications for termination of DDR-SDRAM. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 1.5A continuous current and transient peaks up to 3A in the application as required for DDR-SDRAM termination. The LP2995 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DDR DIMMS.
filter Andere Mehrkanal-ICs (PMICs) suchen
Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

open-in-new Alternativen vergleichen
Selbe Funktionalität wie der verglichene Baustein bei gleicher Anschlussbelegung.
LP2996-N AKTIV DDR-Terminierungsregler mit Deaktivierungs-Pin, 1,5 A für DDR2 Increased output current capability.

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 4
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt LP2995 DDR Termination Regulator datasheet (Rev. M) 19.03.2013
Anwendungshinweis Limiting DDR Termination Regulators’ Inrush Current 23.08.2016
Anwendungshinweis AN-1254 DDR-SDRAM Termination Simplified Using a Linear Regulator (Rev. A) 06.05.2013
Anwendungshinweis DDR-SDRAM Termination Simplified Using A Linear Regulator 23.07.2002

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Simulationsmodell

LP2995 PSpice Transient Model

SNVMAH6.ZIP (71 KB) - PSpice-Modell
Unterstützte Produkte und Hardware
Simulationsmodell

LP2995 Unencrypted PSpice Transient Model

SNVMAH5.ZIP (4 KB) - PSpice-Modell
Unterstützte Produkte und Hardware
Referenzdesign

TIDA-010011 — Referenzdesign für hocheffiziente Stromversorgungsarchitektur für Schutzrelais-Prozessormodul

Dieses Referenzdesign zeigt verschiedene Stromversorgungsarchitekturen zur Erzeugung von mehreren Spannungsschienen für ein Anwendungsprozessormodul, das einen Laststrom > 1 A und einen hohen Wirkungsgrad benötigt. Die erforderliche Stromversorgung wird über einen 5-, 12- oder 24-V-DC-Eingang von (...)
Unterstützte Produkte und Hardware
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
WQFN (NHP) 16 Ultra Librarian
HSOIC (DDA) 8 Ultra Librarian
SOIC (D) 8 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos