Produktdetails

Number of outputs 11 Additive RMS jitter (typ) (fs) 51 Core supply voltage (V) 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type HCSL, LVDS, LVPECL Input type CML, HCSL, HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, XTAL
Number of outputs 11 Additive RMS jitter (typ) (fs) 51 Core supply voltage (V) 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type HCSL, LVDS, LVPECL Input type CML, HCSL, HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, XTAL
WQFN (RHS) 48 49 mm² (7 mm × 7 mm)
  • 3:1 input multiplexer
    • Two universal inputs operate up to 3.1GHz and accept lvpecl, lvds, cml, sstl, hstl, hcsl, or single-ended clocks
    • One crystal input accepts 10MHz to 40Mhz crystal or single-ended clock
  • Two banks with five differential outputs each
    • LVPECL, LVDS, HCSL, or Hi-Z (selectable per bank)
    • LVPECL additive jitter with LMK03806 clock source at 156.25MHz:
      • 20 fs RMS (10kHz to 1MHz)
      • 51 fs RMS (12kHz to 20MHz)
  • Frequency range:
    • LVPECL (DC to 3100MHz)
    • LVDS (DC to 2100MHz)
    • HCSL (DC to 800MHz)
    • LVCMOS (DC to 250MHz)
  • Additive RMS Jitter after PCIe Filters:
    • Gen 7: 9.38fs (LVPECL), 10.1fs (HCSL), 12.6fs (LVDS) (maxima)
    • Gen 6: 13.4fs (LVPECL), 14.3fs (HCSL), 18.0fs (LVDS) (maxima)
    • Gen 5: 21.8fs (LVPECL), 23.6fs (HCSL), 30.3fs (LVDS) (maxima)
  • High PSRR: –65dBc (LVPECL) and –76dBc (LVDS) at 156.25MHz
  • LVCMOS output with synchronous enable input
  • Pin-controlled configuration
  • VCC core supply: 3.3V ± 5%
  • Three independent VCCO output supplies: 3.3V or 2.5V ± 5%
  • Industrial temperature range: –40°C to +85°C
  • 3:1 input multiplexer
    • Two universal inputs operate up to 3.1GHz and accept lvpecl, lvds, cml, sstl, hstl, hcsl, or single-ended clocks
    • One crystal input accepts 10MHz to 40Mhz crystal or single-ended clock
  • Two banks with five differential outputs each
    • LVPECL, LVDS, HCSL, or Hi-Z (selectable per bank)
    • LVPECL additive jitter with LMK03806 clock source at 156.25MHz:
      • 20 fs RMS (10kHz to 1MHz)
      • 51 fs RMS (12kHz to 20MHz)
  • Frequency range:
    • LVPECL (DC to 3100MHz)
    • LVDS (DC to 2100MHz)
    • HCSL (DC to 800MHz)
    • LVCMOS (DC to 250MHz)
  • Additive RMS Jitter after PCIe Filters:
    • Gen 7: 9.38fs (LVPECL), 10.1fs (HCSL), 12.6fs (LVDS) (maxima)
    • Gen 6: 13.4fs (LVPECL), 14.3fs (HCSL), 18.0fs (LVDS) (maxima)
    • Gen 5: 21.8fs (LVPECL), 23.6fs (HCSL), 30.3fs (LVDS) (maxima)
  • High PSRR: –65dBc (LVPECL) and –76dBc (LVDS) at 156.25MHz
  • LVCMOS output with synchronous enable input
  • Pin-controlled configuration
  • VCC core supply: 3.3V ± 5%
  • Three independent VCCO output supplies: 3.3V or 2.5V ± 5%
  • Industrial temperature range: –40°C to +85°C

The LMK00301 is a 3GHz, 10-output differential fanout buffer intended for high-frequency, low-jitter clock and data distribution, and level translation. The input clock can be selected from two universal inputs or one crystal input. The selected input clock is distributed to two banks of five differential outputs and one LVCMOS output. Both differential output banks can be independently configured as LVPECL, LVDS, or HCSL drivers, or disabled. The LVCMOS output has a synchronous enable input for runt-pulse-free operation when enabled or disabled. The LMK00301 operates from a 3.3V core supply and three independent 3.3V or 2.5V output supplies.

The LMK00301 provides high performance, versatility, and power efficiency, making the device designed for replacing fixed-output buffer devices while increasing timing margin in the system. The LMK00301 offers a design spin, the LMK00301A, that does not have power supply sequencing requirements between the core and output supply domains.

The LMK00301 is a 3GHz, 10-output differential fanout buffer intended for high-frequency, low-jitter clock and data distribution, and level translation. The input clock can be selected from two universal inputs or one crystal input. The selected input clock is distributed to two banks of five differential outputs and one LVCMOS output. Both differential output banks can be independently configured as LVPECL, LVDS, or HCSL drivers, or disabled. The LVCMOS output has a synchronous enable input for runt-pulse-free operation when enabled or disabled. The LMK00301 operates from a 3.3V core supply and three independent 3.3V or 2.5V output supplies.

The LMK00301 provides high performance, versatility, and power efficiency, making the device designed for replacing fixed-output buffer devices while increasing timing margin in the system. The LMK00301 offers a design spin, the LMK00301A, that does not have power supply sequencing requirements between the core and output supply domains.

Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 4
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt LMK00301 3GHz 10-Output Ultra-Low Additive Jitter Differential Clock Buffer and Level Translator datasheet (Rev. L) PDF | HTML 15.04.2026
Anwendungshinweis Sine to Square Wave Conversion Using Clock Buffers PDF | HTML 03.09.2024
Anwendungshinweis Clocking for PCIe Applications PDF | HTML 28.11.2023
Anwendungshinweis Clocking for Medical Ultrasound Systems (Rev. A) PDF | HTML 30.09.2020

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

LMK00301EVAL — LMK00301-Evaluierungsplatine

The LMK00301 Evaluation Board allows functional and performance verification of the LMK00301 high-performance 1:10 differential fanout buffer device.

Benutzerhandbuch: PDF
Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
Support-Software

CLOCKDESIGNTOOL — Clock Design Tool Software

Die Clock Design Tool-Software unterstützt Sie bei der Teileauswahl, dem Schleifenfilterdesign und der Simulation von Timing-Bausteinlösungen. Wenn Sie die gewünschten Ausgangsfrequenzen und eine Referenzfrequenz eingeben (optional), schlägt das Tool TI-Bausteine, die die angegebenen Anforderungen (...)

Unterstützte Produkte und Hardware
Simulationsmodell

LMK00301 IBIS Model (Rev. B)

SNAM031B.ZIP (118 KB) - IBIS-Modell
Unterstützte Produkte und Hardware
Designtool

CLOCK-TREE-ARCHITECT — Programmiersoftware Clock Tree Architect

Der Taktbaum-Architekt ist ein Taktbaum-Synthesetool, das Ihren Designprozess optimiert, indem es Taktbaumlösungen auf der Grundlage Ihrer Systemanforderungen erzeugt. Das Tool zieht Daten aus einer umfangreichen Datenbank von Taktgeberprodukten, um eine Multi-Chip-Taktlösung auf Systemebene zu (...)

Unterstützte Produkte und Hardware
Designtool

PLLATINUMSIM-SW — PLL-Schleifenfilter, Phasenrauschen, Sperrzeit und Spur-Simulationstool

PLLATINUMSIM-SW ist ein Simulationstool, mit dem Benutzer detaillierte Designs und Simulationen unserer integrierten PLLatinum™-Schaltkreisen erstellen können, einschließlich der LMX-Serie von phasenverriegelten Schleifen (PLLs) und Synthesizern.

Unterstützte Produkte und Hardware
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
WQFN (RHS) 48 Ultra Librarian

Bestellen & Qualität

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos