Home Taktgeber & Timing Taktpuffer
Home
Taktgeber & Timing
Taktpuffer
NEU

CDCLVP111-SEP

AKTIV

Radiation-tolerant, 1:10 LVPECL high-speed clock buffer with selectable input clock driver

Jetzt bestellen
Datenblatt

CDCLVP111-SEP

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Number of outputs 10 Additive RMS jitter (typ) (fs) 40 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
Number of outputs 10 Additive RMS jitter (typ) (fs) 40 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
HLQFP (VFP) 32 81 mm² (9 mm × 9 mm)
  • Vendor item drawing (VID#): V62/12624-02YE
  • Radiation tolerance:
    • Total ionizing dose (TID): 50krad
    • Single-event latch-up (SEL): 43MeV × cm2/mg
  • Junction temperature range: –55°C to 125°C
  • Distributes One Differential Clock Input Pair (LVDS, CML, SSTL, LVPECL, LVECL) to 10 Differential LVPECL or LVECL outputs
  • Supports a Wide Supply Voltage Range From 2.375V to 3.8V
  • Selectable Clock Input Through CLK_SEL
  • Low-Output Skew (Typical 15ps) for Clock-Distribution Applications
    • Additive Jitter Less Than 1ps
    • Propagation Delay Less Than 355ps
    • Open Input Default State
    • LVDS, CML, SSTL Input Compatible
  • VBB Reference Voltage Output for Single-Ended Clocking
  • Frequency Range From DC to 3.5GHz
  • Space-enhanced plastic (space EP):
    • SUPPORTS DEFENSE, AND AEROSPACE APPLICATIONS
    • Controlled baseline
    • One assembly and test Site
    • One fabrication site
    • Extended product life cycle
    • Product traceability
    • Outgassing test performed per ASTM E595
  • Vendor item drawing (VID#): V62/12624-02YE
  • Radiation tolerance:
    • Total ionizing dose (TID): 50krad
    • Single-event latch-up (SEL): 43MeV × cm2/mg
  • Junction temperature range: –55°C to 125°C
  • Distributes One Differential Clock Input Pair (LVDS, CML, SSTL, LVPECL, LVECL) to 10 Differential LVPECL or LVECL outputs
  • Supports a Wide Supply Voltage Range From 2.375V to 3.8V
  • Selectable Clock Input Through CLK_SEL
  • Low-Output Skew (Typical 15ps) for Clock-Distribution Applications
    • Additive Jitter Less Than 1ps
    • Propagation Delay Less Than 355ps
    • Open Input Default State
    • LVDS, CML, SSTL Input Compatible
  • VBB Reference Voltage Output for Single-Ended Clocking
  • Frequency Range From DC to 3.5GHz
  • Space-enhanced plastic (space EP):
    • SUPPORTS DEFENSE, AND AEROSPACE APPLICATIONS
    • Controlled baseline
    • One assembly and test Site
    • One fabrication site
    • Extended product life cycle
    • Product traceability
    • Outgassing test performed per ASTM E595

The CDCLVP111-SEP clock driver distributes one differential clock pair of LVPECL input, (CLK0, CLK1) to ten pairs of differential LVPECL clock (Q0, Q9) outputs with minimum skew for clock distribution. The CDCLVP111-SEP can accept two clock sources into an input multiplexer. The CDCLVP111-SEP is specifically designed for driving 50Ω transmission lines. When an output pin is not used, leaving the pin open is recommended to reduce power consumption. If only one of the output pins from a differential pair is used, the other output pin must be identically terminated to 50Ω.

The VBB reference voltage output is used if single-ended input operation is required. In this case, the VBB pin must be connected to CLK0 and bypassed to GND using a 10nF capacitor.

For high-speed performance, the differential mode is strongly recommended.

The CDCLVP111-SEP is characterized for operation from –55°C to 125°C.

The CDCLVP111-SEP clock driver distributes one differential clock pair of LVPECL input, (CLK0, CLK1) to ten pairs of differential LVPECL clock (Q0, Q9) outputs with minimum skew for clock distribution. The CDCLVP111-SEP can accept two clock sources into an input multiplexer. The CDCLVP111-SEP is specifically designed for driving 50Ω transmission lines. When an output pin is not used, leaving the pin open is recommended to reduce power consumption. If only one of the output pins from a differential pair is used, the other output pin must be identically terminated to 50Ω.

The VBB reference voltage output is used if single-ended input operation is required. In this case, the VBB pin must be connected to CLK0 and bypassed to GND using a 10nF capacitor.

For high-speed performance, the differential mode is strongly recommended.

The CDCLVP111-SEP is characterized for operation from –55°C to 125°C.
filter Andere Taktpuffer suchen
Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 6
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt CDCLVP111-SEP Low-Voltage 1:10 LVPECL With Selectable Input Clock Driver datasheet PDF | HTML 18.09.2025
* Strahlungs- und Zuverlässigkeitsbericht CDCLVP111-SEP Single-Event Effects (SEE) Radiation Report PDF | HTML 24.09.2025
* Strahlungs- und Zuverlässigkeitsbericht CDCLVP111-SEP Production Flow and Reliability Report PDF | HTML 22.08.2025
* Strahlungs- und Zuverlässigkeitsbericht ADC3683-SEP Total Ionizing Dose (TID) Radiation Report 07.02.2025
Auswahlhilfe TI Space Products (Rev. L) 27.03.2026
Zertifikat CDCLVP111SEPEVM EU Declaration of Conformity (DoC) 22.08.2025

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

CDCLVP111SEPEVM — CDCLVP111-SEP – Evaluierungsmodul

Das CDCLVP111-SEP-Evaluierungsmodul (EVM) ist eine Plattform zur Bewertung des Taktpuffers unter verschiedenen Spannungs- und Vorspannungskonfigurationen.
Benutzerhandbuch: PDF | HTML
Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
Designtool

PLLATINUMSIM-SW — PLL-Schleifenfilter, Phasenrauschen, Sperrzeit und Spur-Simulationstool

PLLATINUMSIM-SW ist ein Simulationstool, mit dem Benutzer detaillierte Designs und Simulationen unserer integrierten PLLatinum™-Schaltkreisen erstellen können, einschließlich der LMX-Serie von phasenverriegelten Schleifen (PLLs) und Synthesizern.

Unterstützte Produkte und Hardware
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
HLQFP (VFP) 32 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos