Home Taktgeber & Timing Taktpuffer
Home
Taktgeber & Timing
Taktpuffer

CDCDB2000

AKTIV

DB2000QL-konformer Taktpuffer mit 20 Ausgängen für PCIe® Gen 1 bis Gen 7

Jetzt bestellen
Datenblatt

CDCDB2000

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Number of outputs 20 Additive RMS jitter (typ) (fs) 80 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LP-HCSL Input type LP-HCSL
Number of outputs 20 Additive RMS jitter (typ) (fs) 80 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LP-HCSL Input type LP-HCSL
TLGA (NPP) 80 36 mm² 6 x 6
  • 20 LP-HCSL outputs with integrated 85Ω output terminations
  • 8 hardware output enable (OE#) controls
  • Additive phase jitter after DB2000QL filter: < 0.08ps rms
  • Supports PCIe Gen 6 and Gen 7 Common Clock (CC) and Individual Reference (IR) architectures
    • Spread spectrum-compatible
  • Cycle-to-cycle jitter: < 50ps
  • Output-to-output skew: < 50ps
  • Input-to-output delay: < 3ns
  • 3.3V core and IO supply voltages
  • Hardware-controlled low power mode (PD#)
  • Side-Band Interface (SBI) for output control in PD# mode
  • 9 selectable SMBus addresses
  • Power consumption: < 600mW
  • 6mm × 6mm, 80-pin TLGA/GQFN package
  • 20 LP-HCSL outputs with integrated 85Ω output terminations
  • 8 hardware output enable (OE#) controls
  • Additive phase jitter after DB2000QL filter: < 0.08ps rms
  • Supports PCIe Gen 6 and Gen 7 Common Clock (CC) and Individual Reference (IR) architectures
    • Spread spectrum-compatible
  • Cycle-to-cycle jitter: < 50ps
  • Output-to-output skew: < 50ps
  • Input-to-output delay: < 3ns
  • 3.3V core and IO supply voltages
  • Hardware-controlled low power mode (PD#)
  • Side-Band Interface (SBI) for output control in PD# mode
  • 9 selectable SMBus addresses
  • Power consumption: < 600mW
  • 6mm × 6mm, 80-pin TLGA/GQFN package

The CDCDB2000 is a 20-output LP-HCSL, DB2000QL compliant, clock buffer capable of distributing the reference clock for PCIe Gen 1-7, QuickPath Interconnect (QPI), UPI, SAS, and SATA interfaces. The SMBus, SBI, and 8 output enable pins allow the configuration and control of all 20 outputs individually. The CDCDB2000 is a DB2000QL derivative buffer and meets or exceeds the system parameters in the DB2000QL specification. The CDCDB2000 is packaged in a 6mm × 6mm TLGA/GQFN package with 80 leads.

The CDCDB2000 is a 20-output LP-HCSL, DB2000QL compliant, clock buffer capable of distributing the reference clock for PCIe Gen 1-7, QuickPath Interconnect (QPI), UPI, SAS, and SATA interfaces. The SMBus, SBI, and 8 output enable pins allow the configuration and control of all 20 outputs individually. The CDCDB2000 is a DB2000QL derivative buffer and meets or exceeds the system parameters in the DB2000QL specification. The CDCDB2000 is packaged in a 6mm × 6mm TLGA/GQFN package with 80 leads.
filter Andere Taktpuffer suchen
Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

open-in-new Alternativen vergleichen
Selbe Funktionalität wie der verglichene Baustein bei abweichender Anschlussbelegung
CDCDB800 AKTIV Taktpuffer mit 8 Ausgängen für PCIe® Gen 1 bis Gen 7 DB800ZL compliant with output enable/disable

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 3
Top-Dokumentation Typ Titel Format-Optionen Datum
* Data sheet CDCDB2000 DB2000QL-Compliant 20-Output Clock Buffer for PCIe Gen 1 to Gen 7 datasheet (Rev. C) PDF | HTML 06 Aug 2025
User guide RC19XXX, 9QXL2001X vs. LMKDB1XXX, CDCDB2000 Drop-In Replacement Guide. PDF | HTML 18 Jul 2024
User guide CDCDB2000 User's Guide 29 Okt 2019

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Support-Software

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware
Download-Optionen
Simulationsmodell

CDCDB2000 IBIS Model (Rev. A)

SNAM232A.ZIP (30 KB) - IBIS Model
Herunterladen
Designtool

CLOCK-TREE-ARCHITECT — Programmiersoftware Clock Tree Architect

Der Taktbaum-Architekt ist ein Taktbaum-Synthesetool, das Ihren Designprozess optimiert, indem es Taktbaumlösungen auf der Grundlage Ihrer Systemanforderungen erzeugt. Das Tool zieht Daten aus einer umfangreichen Datenbank von Taktgeberprodukten, um eine Multi-Chip-Taktlösung auf Systemebene zu (...)
Jetzt entwickeln
Designtool

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware
Download-Optionen
Gerberdatei

CDCDB2000 Board Files

SNAC085.ZIP (11498 KB)
Herunterladen
Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese Design- und Simulationssuite mit vollem Funktionsumfang verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Anfordern
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
TLGA (NPP) 80 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos