CD74HC112

AKTIV

Highspeed-CMOS-Logik Dual-J-K-Flipflops mit negativer Flankenauslösung und Set und Reset

Jetzt bestellen

Datenblatt

document-pdfAcrobat CDx4HC112, CDx4HCT112 Dual J-K Flip-Flop with Set and Reset with Negative-Edge Trigger datasheet (Rev. J) (Englisch) PDF | HTML

CD74HC112

AKTIV

Jetzt bestellen

Produktdetails

Number of channels

Technology family

Input type

LVTTL/CMOS

Output type

Push-Pull

Clock frequency (MHz)

Supply current (max) (µA)

IOL (max) (mA)

IOH (max) (mA)

-6

Features

Balanced outputs, Clear, High speed (tpd 10-50ns), Negative edge triggered, Positive input clamp diode, Preset

Operating temperature range (°C)

-55 to 125

Rating

Catalog

Number of channels

Technology family

Input type

LVTTL/CMOS

Output type

Push-Pull

Clock frequency (MHz)

Supply current (max) (µA)

IOL (max) (mA)

IOH (max) (mA)

-6

Features

Balanced outputs, Clear, High speed (tpd 10-50ns), Negative edge triggered, Positive input clamp diode, Preset

Operating temperature range (°C)

-55 to 125

Rating

Catalog

PDIP (N)

181.42 mm² (19.3 mm × 9.4 mm)

SOIC (D)

59.4 mm² (9.9 mm × 6 mm)

TSSOP (PW)

32 mm² (5 mm × 6.4 mm)

SOP (NS)

79.56 mm² (10.2 mm × 7.8 mm)

filter

Andere JK-Flipflops suchen

Für dieses Produkt sind keine Details verfügbar.

open-in-new

Andere JK-Flipflops suchen

Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.

Alle anzeigen 2

Top-Dokumentation	Typ	Titel	Format-Optionen	Neueste englische Version herunterladen		Datum
*	Datenblatt	CDx4HC112, CDx4HCT112 Dual J-K Flip-Flop with Set and Reset with Negative-Edge Trigger datasheet (Rev. J)	PDF \| HTML		14.10.2022
	Anwendungshinweis	Power-Up Behavior of Clocked Devices (Rev. B)	PDF \| HTML		15.12.2022

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

14-24-LOGIC-EVM — Generisches Logikprodukt-Evaluierungsmodul für 14-polige bis 24-polige D-, DB-, DGV-, DW-, DYY-, NS-

Das 14-24-LOGIC-EVM-Evaluierungsmodul (EVM) ist für die Unterstützung aller Logikgeräte konzipiert, die sich in einem 14-Pin- bis 24-Pin-D-, DW-, DB-, NS-, PW-, DYY- oder DGV-Gehäuse befinden.

Benutzerhandbuch: PDF | HTML

Unterstützte Produkte und Hardware

Vorrätig

Limit:

Zum Bestellen bitte anmelden

lock

Melden Sie sich an, um den Lagerbestand einzusehen

??asset.out-of-stock-ti_de_DE??

Nicht verfügbar