LMK04828BEVM 的特性
- JEDEC JESD204B 支持
- 超低的 rms 抖动
- 双环路架构
- 3 个带有 LOS 的冗余输入时钟
- 精密数字延迟，固定或动态可调
LMK04828BEVM 的说明
LMK04828BEVM 和 LMK04826BEVM 评估模块 (EVM) 支持 LMK0482x 系列器件。LMK0482x 器件是支持 JEDEC JESD204B 且在业内具有超高性能的时钟调节器。PLLATINUM™ 集成电路的双环路架构使用低噪声 VCXO 模块实现低于 100fs 的抖动 (12kHz 至 20MHz)。双环路架构由两个高性能锁相环 (PLL)、一个低噪声晶体振荡器电路以及一个高性能压控振荡器 (VCO) 构成。
第一个 PLL (PLL1) 提供低噪声抖动消除器功能。第二个 PLL (PLL2) 执行时钟和 SYSREF 生成。PLL1 可配置为与外部 VCXO 模块配合使用，或与具有外部可调晶体和变容二极管的集成式晶体振荡器配合使用。用于很窄的环路带宽时，PLL1 使用 VCXO 模块或可调晶体的优异近端相位噪声（偏移低于 50kHz）清理输入时钟。PLL1 的输出将用作 PLL2 的清理输入参考，以锁定集成式 VCO。
可对 PLL2 的环路带宽进行优化以清理远端相位噪声（偏移高于 50 kHz），集成式 VCO 优于 VCXO 模块或 PLL1 中使用的可调晶体。