LMK04821EVM 的特性
- 提供 JEDEC JESD204B 支持以生成脉冲 SYSREF。
- 可使用 CodeLoader 软件配置评估板。
- 接受差动或单端/LVCMOS 输入时钟
- LVPECL 输出可使用平衡-非平衡变压器连接到测试设备，或通过在未连接输出上使用 50 欧姆端子进行单端连接。
LMK04821EVM 的说明
LMK04821EVM 支持 LMK0482x 系列产品，该系列产品是支持 JEDEC JESD204B 且在业内具有超高性能的时钟调节器。双环路 PLLatinum™ 架构使用低噪声 VCXO 模块实现低于 100fs 的抖动（12kHz 至 20MHz）。双环架构由两个高性能锁相环 (PLL)、一个低噪声晶体振荡器电路以及一个高性能压控振荡器 (VCO) 构成。
此外，还预装了 122.88MHz VCXO。用户可以将 VCXO 换成自己的定制 VCXO 或通过 SMA 连接器连接。
通常情况下，PLL2 中使用内部 VCO，但是也提供外部 VCO 空间，或者可以通过 SMA 连接器连接外部 VCO。
PLL 环路滤波器是针对默认情况预先设计的。如果更改 VCXO 或 VCO 或其他运行参数，可以重新设计环路滤波器。时钟设计工具或 WEBENCH 时钟架构可用于重新设计环路滤波器。