ZHCSFO6A November   2016  – June 2017 ADS8900B , ADS8902B , ADS8904B

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Timing Requirements
    7. 6.7 Switching Characteristics
    8. 6.8 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 LDO Module
      2. 7.3.2 Reference Buffer Module
      3. 7.3.3 Converter Module
        1. 7.3.3.1 Sample-and-Hold Circuit
        2. 7.3.3.2 Internal Oscillator
        3. 7.3.3.3 ADC Transfer Function
      4. 7.3.4 Interface Module
    4. 7.4 Device Functional Modes
      1. 7.4.1 RST State
      2. 7.4.2 ACQ State
      3. 7.4.3 CNV State
    5. 7.5 Programming
      1. 7.5.1 Output Data Word
      2. 7.5.2 Data Transfer Frame
      3. 7.5.3 Interleaving Conversion Cycles and Data Transfer Frames
      4. 7.5.4 Data Transfer Protocols
        1. 7.5.4.1 Protocols for Configuring the Device
        2. 7.5.4.2 Protocols for Reading From the Device
          1. 7.5.4.2.1 Legacy, SPI-Compatible (SYS-xy-S) Protocols
          2. 7.5.4.2.2 SPI-Compatible Protocols with Bus Width Options
          3. 7.5.4.2.3 Source-Synchronous (SRC) Protocols
            1. 7.5.4.2.3.1 Output Clock Source Options with SRC Protocols
            2. 7.5.4.2.3.2 Bus Width Options With SRC Protocols
            3. 7.5.4.2.3.3 Output Data Rate Options With SRC Protocols
      5. 7.5.5 Device Setup
        1. 7.5.5.1 Single Device: All multiSPI Options
        2. 7.5.5.2 Single Device: Minimum Pins for a Standard SPI Interface
        3. 7.5.5.3 Multiple Devices: Daisy-Chain Topology
        4. 7.5.5.4 Multiple Devices: Star Topology
    6. 7.6 Register Maps
      1. 7.6.1 Device Configuration and Register Maps
        1. 7.6.1.1 PD_CNTL Register (address = 04h) [reset = 00h]
        2. 7.6.1.2 SDI_CNTL Register (address = 008h) [reset = 00h]
        3. 7.6.1.3 SDO_CNTL Register (address = 0Ch) [reset = 00h]
        4. 7.6.1.4 DATA_CNTL Register (address = 010h) [reset = 00h]
        5. 7.6.1.5 PATN_LSB Register (address = 014h) [reset = 00h]
        6. 7.6.1.6 PATN_MID Register (address = 015h) [reset = 00h]
        7. 7.6.1.7 PATN_MSB Register (address = 016h) [reset = 00h]
        8. 7.6.1.8 OFST_CAL Register (address = 020h) [reset = 00h]
        9. 7.6.1.9 REF_MRG Register (address = 030h) [reset = 00h]
  8. 8 Application and Implementation
    1. 8.1 Application Information
      1. 8.1.1 ADC Reference Driver
      2. 8.1.2 ADC Input Driver
        1. 8.1.2.1 Charge-Kickback Filter
        2. 8.1.2.2 Input Amplifier Selection
    2. 8.2 Typical Application
      1. 8.2.1 Data Acquisition (DAQ) Circuit for Lowest Distortion and Noise Performance With Differential Input
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
        3. 8.2.1.3 Application Curves
      2. 8.2.2 DAQ Circuit With FDA Input Driver and Single-Ended or Differential Input
      3. 8.2.3 Design Requirements
      4. 8.2.4 Detailed Design Procedure
      5. 8.2.5 Application Curves
  9. 9 Power-Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
      1. 10.1.1 Signal Path
      2. 10.1.2 Grounding and PCB Stack-Up
      3. 10.1.3 Decoupling of Power Supplies
      4. 10.1.4 Reference Decoupling
      5. 10.1.5 Differential Input Decoupling
    2. 10.2 Layout Example
  11. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 相关链接
    3. 11.3 接收文档更新通知
    4. 11.4 社区资源
    5. 11.5 商标
    6. 11.6 静电放电警告
    7. 11.7 Glossary
  12. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 分辨率：20 位
  • 无延迟输出的高采样率：
    • ADS8900B：1MSPS
    • ADS8902B：500kSPS
    • ADS8904B：250kSPS
  • 集成 LDO 支持低功耗单电源运行
  • 无压降的低功耗基准缓冲器
  • 出色的交流和直流性能：
    • SNR：104.5dB，THD：–125dB
    • DNL：±0.2ppm、20 位、无丢失码
    • INL：±1ppm
  • 宽输入范围：
    • 单极差分输入范围：±VREF
    • VREF 输入范围：2.5V 至 5V
  • 增强型 SPI 数字接口
    • 接口 SCLK：1MSPS 时为 22MHz。
    • 可配置的数据奇偶校验输出。
  • 扩展温度范围：-40°C 至 +125°C
  • 小型封装：4mm × 4mm 超薄四方扁平无引线 (VQFN) 封装

2 应用

  • 测试和测量
  • 医疗成像
  • 高精度、高速数据采集

3 说明

ADS8900B、ADS8902B 和 ADS8904B (ADS890xB) 属于引脚对引脚兼容的高速、单通道、高精度、基于 20 位逐次逼近型寄存器 (SAR) 的模数转换器 (ADCs) 系列，且带有集成式基准缓冲器和集成式低压差稳压器 (LDO)。该器件系列包括 ADS891xB（18 位）和 ADS892xB（16 位）这两种分辨率型号。

借助 TI 的增强型 SPI 特性，ADS89xxB 提高模拟性能，同时保持高分辨率数据传输。增强型 SPI 支持 ADS89xxB 以较低时钟速度实现高吞吐量，从而简化板布局并降低系统成本。增强型 SPI 也简化了主机对数据的计时，从而使其成为 包含 FPGA、DSP 的应用的 理想选择。ADS89xxB 兼容标准 SPI 接口。

ADS89xxB 具有内部数据奇偶校验功能，可以将其附加到 ADC 数据输出。主机使用奇偶校验位进行的 ADC 数据验证提高了系统可靠性。

1MSPS 时的 SPI 接口时钟

器件分辨率 3 线 SPI 3 线增强型 SPI
20 位 70MHz 22MHz
18 位 58MHz 20MHz
16 位 52MHz 18MHz
  1. 有关 增强型 SPI 的 全部功能，请参阅 接口模块 部分。

使用 ADS89xxB 集成功能轻松实现 系统设计

ADS8900B ADS8902B ADS8904B multi_adc_design.gif