ADS54J54EVM 的特性
- 具有 1/2/4 分频器的灵活输入时钟缓冲器，可简化时钟
- 片上抖动，可提高 SFDR
- JESD204B 数据接口可简化数字接口，兼容高达 5.0Gbps 的通道速率
- 支持 JESD204B 子类 1 以实现同步和兼容性
- 通道 A 和 B 的配置可独立于通道 C 和 D 以实现混合模式使用
- 可选的 e2x 抽取滤波器输出以 ½ 采样率进行数据采样，从而改善 SNR
ADS54J54EVM 的说明
ADS54J54 EVM 展示了具有 JESD204B 接口的四通道 500Msps 14 位 ADC 的性能。该评估板包含 ADS54J54 器件、由 LMK04828 提供的 JESD204B 时钟和用于提供必需电压的 TI 电压稳压器。此 ADC 每个通道的输入默认连接到变压器输入电路，该电路可连接到 50 欧姆单端信号源。通过变压器输入提供时钟基准输入，可将该时钟基准输入连接到 50 欧姆单端时钟源。可使用板载 LMK04828 生成必需的 JESD204B 时钟。通过板载 USB 连接和 GUI 访问寄存器。通过采用位于 FMC 连接器上的行业标准 JESD204B 引脚分配，可直接连接到 TSW14J56 采集卡以及大量市售 FPGA 开发平台。