


## TPS382x-xx-Q1 電圧モニタ、ウォッチドッグ タイマ付き

### 1 特長

- 車載アプリケーション認定済み
- 下記内容で AEC-Q100 認定済み:
  - デバイス温度グレード 1: -40°C ~ 125°C
  - デバイス HBM ESD 分類レベル 2
  - デバイス CDM ESD 分類レベル C4B
- MIL-STD-883、手法 3015 に従い 2000V を超える ESD 保護、人体モデルを使用 (C = 100pF, R = 1500Ω)
- 200ms (TPS3823/4/5/8-xx-Q1) または 25ms (TPS3820-xx-Q1) の固定遅延時間を持つパワーオンリセットジェネレータ
- マニュアルリセット入力 (TPS3820/3/5/8-xx-Q1)
- リセット出力はアクティブ Low (TPS3820/3/4/5-xx-Q1)、アクティブ High (TPS3824/5-xx-Q1)、またはオープンドレイン (TPS3828-xx-Q1)
- 電源電圧監視範囲: 2.5V、3V、3.3V、5V
- ウォッチドッグ タイマ (TPS3820/3/4/8-xx-Q1)
- 消費電流 15μA (標準値)
- 5 ピン SOT-23 パッケージ
- 温度範囲: -40°C ~ 125°C

### 2 アプリケーション

- 車載 DSP、マイクロコントローラ、マイクロプロセッサ
- 産業用機器
- プログラマブル制御
- 車載用システム
- 携帯型およびバッテリ駆動の機器
- インテリジェント機器
- 無線通信システム



代表的なアプリケーション回路図

### 3 概要

TPS3820-xx-Q1 を使用した新規設計には、TPS3820-xxQPBVRQ1 の型番を使用してください。TPS3820-xxQP は、TPS3820xxQ の機能的に同等な代替品です。TPS3820-xxQPBVRQ1 は新規設計には推奨されていません (NRND)。


TPS382x-xx-Q1 ファミリの電圧監視 IC は、主に DSP やプロセッサを使用したシステムの初期化および起動タイミングの管理に最適です。電源投入時に電源電圧 ( $V_{DD}$ ) が 1.1V を上回ると、 $\overline{RESET}$  がアサートされます。その後、電源電圧監視 IC は  $V_{DD}$  を監視し、 $V_{DD}$  がスレッショルド電圧 ( $V_{IT}$ ) よりも低く保たれている限り、 $\overline{RESET}$  をアクティブに維持します。内蔵のタイマは、出力が非アクティブ状態 (High) に戻るのを遅らせて、適正なシステムリセットを確実に発生させます。この遅延時間  $t_d$  は、 $V_{DD}$  がスレッショルド電圧  $V_{IT-}$  を上回るとスタートします。電源電圧がスレッショルド電圧  $V_{IT-}$  を下回ると、出力は再びアクティブ (Low) になります。外付け部品は不要です。このファミリのデバイスはすべて、内部分圧回路により検出スレッショルド電圧  $V_{IT}$  が固定値になっています。また TPS382x-xx-Q1 ファミリでは、ウォッチドッグのタイムアウトは、200ms (TPS3820-xx-Q1) または 1.6s (TPS3823/4/8-xx-Q1) のいずれかを選択できます。

#### 製品情報

部品番号	パッケージ <sup>(1)</sup>	本体サイズ (公称) <sup>(2)</sup>
TPS382x-xx-Q1	SOT-23 (5)	2.90mm × 1.60mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



正規化された入力スレッショルド電圧と自由通気温度との関係



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

## 目次

1 特長	1	7.2 機能ブロック図	10
2 アプリケーション	1	7.3 機能説明	10
3 概要	1	7.4 デバイスの機能モード	11
4 デバイス比較表	3	8 アプリケーションと実装	12
5 ピン構成および機能	3	8.1 アプリケーション情報	12
ピンの機能	3	8.2 代表的なアプリケーション	12
6 仕様	4	8.3 電源に関する推奨事項	13
6.1 絶対最大定格	4	8.4 レイアウト	14
6.2 ESD 定格	4	9 デバイスおよびドキュメントのサポート	15
6.3 推奨動作条件	4	9.1 ドキュメントのサポート	15
6.4 熱に関する情報	4	9.2 ドキュメントの更新通知を受け取る方法	15
6.5 電気的特性	5	9.3 サポート・リソース	15
6.6 タイミング要件	7	9.4 商標	15
6.7 スイッチング特性	7	9.5 静電気放電に関する注意事項	15
6.8 タイミング図	7	9.6 用語集	15
6.9 代表的特性	8	10 改訂履歴	15
7 詳細説明	10	11 メカニカル、パッケージ、および注文情報	16
7.1 概要	10		

## 4 デバイス比較表

デバイス	リセット	RESET	WDI	MR	固定遅延時間
TPS3820-xx-Q1		プッシュプル	X	X	25ms
TPS3823-xx-Q1		プッシュプル	X	X	200ms
TPS3824-xx-Q1	プッシュプル		X		200ms
TPS3825-xx-Q1	プッシュプル	プッシュプル		X	200ms
TPS3828-xx-Q1		オープンドレイン	X	X	200ms

## 5 ピン構成および機能




図 5-1. TPS3820-xx-Q1、TPS3823-xx-Q1、TPS3828-xx-Q1 : DBV パッケージ 5 ピン SOT-23 上面図




図 5-2. TPS3824-xx-Q1 : DBV パッケージ 5 ピン SOT-23 上面図




図 5-3. TPS3825-xx-Q1 : DBV パッケージ 5 ピン SOT-23 上面図

## ピンの機能

名称	ピン			I/O	説明
	TPS3820-xx-Q1、 TPS3823-xx-Q1、 TPS3828-xx-Q1	TPS3824-xx-Q1	TPS3825-xx-Q1		
GND	2	2	2	—	グランド接続
MR	3	—	4	I	マニュアル リセット入力 Low にすると、強制的にリセットされます。MR が Low の間、および MR が High になった後のタイムアウト期間中、RESET は Low のまま維持されます。使用しない場合は、未接続のままにするか、または V <sub>DD</sub> に接続します。
リセット	—	3	3	O	アクティブ High リセット出力。プッシュプルまたはオープンドレイン出力段のいずれかです。
RESET	1	1	1	O	アクティブ Low リセット出力。プッシュプルまたはオープンドレイン出力段のいずれかです。
V <sub>DD</sub>	5	5	5	I	電源電圧。デバイスに電力を供給して電圧を監視します。
WDI	4	4	—	I	ウォッチドッグ タイマ入力。WDI がタイムアウト期間よりも長い間 High または Low のままの場合、リセットがトリガされます。リセットがアサートされるか、WDI が立ち下がりエッジを検出すると、タイマはクリアされます。フローティングのままになると、デバイスはウォッチドッグ リセット イベントを防止するため内部でパルスを生成します。ウォッチドッグ エラーが出力をアサートするには、WDI を Low または High で駆動する必要があります。

## 6 仕様

### 6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) <sup>(1)</sup>

			最小値	最大値	単位
電圧	VDD		-0.3	6	V
	RESET、RESET、MR、WDI		-0.3	V <sub>DD</sub> + 0.3	V
電流	最大 Low 出力、I <sub>OL</sub>		-5	5	mA
	最大 High 出力、I <sub>OH</sub>		-5	5	mA
	出力範囲 (V <sub>O</sub> < 0 または V <sub>O</sub> > V <sub>DD</sub> )、I <sub>OK</sub>		-10	10	mA
温度	自由気流での動作温度 (T <sub>A</sub> )		-40	125	°C
	保管温度範囲、T <sub>stg</sub>		-65	150	°C

(1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらは、ストレス定格のみを示すものであり、これらの条件や「推奨動作条件」に示された値を超える条件で、本製品が機能することを意味するものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。

### 6.2 ESD 定格

			値	単位
V <sub>(ESD)</sub>	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>	±2000	V
		デバイス帶電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠 <sup>(2)</sup>	±750	

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。  
 (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

### 6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V <sub>DD</sub>	電源電圧	1.1	5.5	V	
V <sub>I</sub>	入力電圧	0	V <sub>DD</sub> + 0.3	V	
V <sub>IH</sub>	MR および WDI の High レベル入力電圧	0.7 × V <sub>DD</sub>		V	
V <sub>IL</sub>	Low レベル入力電圧		0.3 × V <sub>DD</sub>	V	
Δt/ΔV	MR または WDI の入力遷移の立ち上がりおよび立ち下がりレート		100	ns/V	
T <sub>A</sub>	動作温度範囲	-40	125	°C	

### 6.4 熱に関する情報

熱評価基準 <sup>(1)</sup>		TPS382x-xx-Q1
		DBV (SOT-23)
		5 ピン
R <sub>θJA</sub>	接合部から周囲への熱抵抗	185
R <sub>θJC(top)</sub>	接合部からケース (上面) への熱抵抗	83.3
R <sub>θJB</sub>	接合部から基板への熱抵抗	52.4
Ψ <sub>JT</sub>	接合部から上面への特性パラメータ	20.4
Ψ <sub>JB</sub>	接合部から基板への特性パラメータ	52.0
R <sub>θJC(bot)</sub>	接合部からケース (底面) への熱抵抗	該当なし

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

## 6.5 電気的特性

動作温度範囲外 (特に記述のない限り)

パラメータ		テスト条件	最小値	公称値	最大値	単位		
$V_{OH}$	High レベル出力電圧	TPS382x-25-Q1	$V_{DD} = V_{IT-} + 0.2V, I_{OH} = -20\mu A$	0.8 × $V_{DD}$	$V_{DD} - 1.5V$	V		
		TPS382x-30-Q1	$V_{DD} = V_{IT-} + 0.2V, I_{OH} = -30\mu A$					
		TPS382x-33-Q1	$V_{DD} = V_{IT-} + 0.2V, I_{OH} = -120\mu A$					
		TPS382x-50-Q1	$V_{DD} \geq 1.8V, I_{OH} = -100\mu A$	0.8 × $V_{DD}$				
	Low レベル出力電圧	TPS3824-25-Q1	$V_{DD} \geq 1.8V, I_{OH} = -150\mu A$					
		TPS3824-30-Q1	$V_{DD} \geq 1.8V, I_{OH} = -150\mu A$					
		TPS3824-33-Q1	$V_{DD} \geq 1.8V, I_{OH} = -150\mu A$					
		TPS3824-50-Q1	$V_{DD} \geq 1.8V, I_{OH} = -150\mu A$					
$V_{OL}$	リセット	TPS3824-25-Q1	$V_{DD} = V_{IT-} + 0.2V, I_{OL} = 1mA$	0.4	0.4	V		
		TPS3824-30-Q1	$V_{DD} = V_{IT-} + 0.2V, I_{OL} = 1.2mA$					
		TPS3824-33-Q1	$V_{DD} = V_{IT-} + 0.2V, I_{OL} = 3mA$					
		TPS3824-50-Q1	$V_{DD} = V_{IT-} + 0.2V, I_{OL} = 3mA$					
	RESET	TPS382x-25-Q1	$V_{DD} = V_{IT-} - 0.2V, I_{OL} = 1mA$	0.45	0.45			
		TPS382x-30-Q1	$V_{DD} = V_{IT-} - 0.2V, I_{OL} = 1.2mA$					
		TPS382x-33-Q1	$V_{DD} = V_{IT-} - 0.2V, I_{OL} = 3mA$					
		TPS382x-50-Q1	$V_{DD} = V_{IT-} - 0.2V, I_{OL} = 3mA$					
$V_{POR}$	パワーアップ リセット電圧 <sup>(1)</sup>		$V_{OL(max)} = 0.4V, I_{OL(Sink)} = 20\mu A$		0.9	V		
$V_{IT-}$	負方向の入力スレッショルド電圧 <sup>(2)</sup>	TPS382x-25-Q1	$T_A = 0^{\circ}C \sim 85^{\circ}C$	2.21	2.25	2.3	V	
		TPS382x-30-Q1		2.59	2.63	2.69		
		TPS382x-33-Q1		2.88	2.93	3		
		TPS382x-50-Q1		4.49	4.55	4.64		
		TPS382x-25-Q1	$T_A = -40^{\circ}C \sim 125^{\circ}C$	2.19	2.25	2.3		
		TPS382x-30-Q1		2.55	2.63	2.69		
		TPS382x-33-Q1		2.84	2.93	3		
		TPS382x-50-Q1		4.44	4.55	4.64		
$V_{HYS}$	$V_{DD}$ 入力でのヒステリシス	TPS382x-25-Q1		30		mV		
		TPS382x-30-Q1		50				
		TPS382x-33-Q1		50				
		TPS382x-50-Q1		50				
$I_{IH(AV)}$	High レベル平均入力電流	WDI	$WDI = V_{DD}$ 、時間平均 (DC = 88%)	120		$\mu A$		
$I_{IL(AV)}$	Low レベル平均入力電流		$WDI = 0.3V, V_{DD} = 5.5V$ 、時間平均 (DC = 12%)	-15				
$I_{IH}$	High レベル入力電流	WDI	$WDI = V_{DD}$	140		$\mu A$		
		MR	$MR = 0.7 \times V_{DD}, V_{DD} = 5.5V$	-40				
$I_{IL}$	Low レベル入力電流	WDI	$WDI = 0.3V, V_{DD} = 5.5V$	140		$\mu A$		
		MR	$MR = 0.3V, V_{DD} = 5.5V$	-110				

## 6.5 電気的特性 (続き)

動作温度範囲外 (特に記述のない限り)

パラメータ			テスト条件	最小値	公称値	最大値	単位
$I_{os}$	出力短絡検出電流 <sup>(3)</sup>	RESET	TPS382x-25-Q1	$V_{DD} = V_{IT-,max} + 0.2V, V_O = 0V$	-400	$\mu A$	
			TPS382x-30-Q1				
			TPS382x-33-Q1				
			TPS382x-50-Q1		-800		
$I_{DD}$	電源電流		WDI、 $\overline{MR}$ 、および出力は未接続	15	25	$\mu A$	
$R$	$MR$ の内部プルアップ抵抗			90		$k\Omega$	
$C_i$	$MR$ 、 $WDI$ の入力容量		$V_I = 0V \sim 5.5V$	5		$pF$	

- (1) RESET がアクティブになる最小電源電圧。 $t_r, V_{DD} \geq 15\mu s/V$ 。
- (2) スレッショルド電圧の安定性を最大限に確保するため、バイパスコンデンサ (セラミック、 $0.1\mu F$ ) を電源端子の近くに配置します。
- (3) RESET 短絡電流は、マイクロプロセッサの双方向リセットピンによって RESET が Low に駆動されたときの最大プルアップ電流です。

## 6.6 タイミング要件

$R_L = 1\text{M}\Omega$ 、 $C_L = 50\text{pF}$ 、 $T_J = 25^\circ\text{C}$  (特に記述のない限り)。

パラメータ		テスト条件	最小値	公称値	最大値	単位
$t_W$	パルス幅	$V_{DD}$ のとき	$V_{DD} = V_{IT-} + 0.2\text{V}$ 、 $V_{DD} = V_{IT-} - 0.2\text{V}$	6		$\mu\text{s}$
		$MR$ のとき	$V_{DD} \geq V_{IT-} + 0.2\text{V}$ 、 $V_{IL} = 0.3 \times V_{DD}$ 、 $V_{IH} = 0.7 \times V_{DD}$	1		$\mu\text{s}$
		WDI のとき		100		$\text{ns}$

## 6.7 スイッチング特性

$R_L = 1\text{M}\Omega$ 、 $C_L = 50\text{pF}$ 、 $T_J = 25^\circ\text{C}$  (特に記述のない限り)。

パラメータ		テスト条件	最小値	公称値	最大値	単位	
$t_{tout}$	ウォッチドッグ タイムアウト	$TPS3820\text{-}xx\text{-}Q1$	$V_{DD} \geq V_{IT-} + 0.2\text{V}$ (タイミング図を参照)	112	200	300	ms
		$TPS3823/4/8\text{-}xx\text{-}Q1$		0.9	1.6	2.5	s
$t_d$	遅延時間	$TPS3820\text{-}xx\text{-}Q1$	$V_{DD} \geq V_{IT-} + 0.2\text{V}$ (タイミング図を参照)	15	25	37	ms
		$TPS3823/4/5/8\text{-}xx\text{-}Q1$		120	200	300	
$t_{PHL}$	伝搬遅延時間、High から Low 出力	$MR$ から $RESET$ までの遅延 ( $TPS3820/3/5/8\text{-}xx\text{-}Q1$ )	$V_{DD} \geq V_{IT-} + 0.2\text{V}$ 、 $V_{IL} = 0.3 \times V_{DD}$ 、 $V_{IH} = 0.7 \times V_{DD}$		0.1	$\mu\text{s}$	
		$V_{DD}$ から $RESET$ までの遅延	$V_{IL} = V_{IT-} - 0.2\text{V}$ 、 $V_{IH} = V_{IT-} + 0.2\text{V}$		25	$\mu\text{s}$	
$t_{PLH}$	伝搬遅延時間、Low から High 出力	$MR$ から $RESET$ までの遅延 ( $TPS3824/5\text{-}xx\text{-}Q1$ )	$V_{DD} \geq V_{IT-} + 0.2\text{V}$ 、 $V_{IL} = 0.3 \times V_{DD}$ 、 $V_{IH} = 0.7 \times V_{DD}$		0.1	$\mu\text{s}$	
		$V_{DD}$ から $RESET$ までの遅延 ( $TPS3824/5\text{-}xx\text{-}Q1$ )	$V_{IL} = V_{IT-} - 0.2\text{V}$ 、 $V_{IH} = V_{IT-} + 0.2\text{V}$		25	$\mu\text{s}$	

## 6.8 タイミング図




図 6-1. 遅延およびタイムアウトのタイミング図

## 6.9 代表的特性




図 6-2. 正規化された入力スレッショルド電圧と  $V_{DD}$  での自由通気温度との関係




図 6-3. 電源電流と電源電圧との関係




図 6-4. MR の入力電流と入力電圧との関係




図 6-5. Low レベル出力電圧と Low レベル出力電流との関係




図 6-6. HIGH レベル出力電圧と HIGH レベル出力電流との関係




図 6-7. HIGH レベル出力電圧と HIGH レベル出力電流との関係




図 6-8.  $V_{DD}$  の最小パルス幅と  $V_{DD}$  スレッショルド オーバードライブとの関係


## 7 詳細説明

### 7.1 概要

TPS382x-xx-Q1 ファミリの電圧監視 IC は、回路の初期化およびタイミングの監視を行います。オプションの構成として、アクティブ High およびアクティブ Low の出力信号を持つデバイス (TPS3824/5-xx-Q1)、ウォッチドッグ タイマを搭載したデバイス (TPS3820/3/4/8-xx-Q1)、マニュアル リセット ( $\overline{MR}$ ) ピンを搭載したデバイス (TPS3820/3/5/8-xx-Q1) があります。電源電圧  $V_{DD}$  が 1.1V を上回ると、 $\overline{RESET}$  がアサートされます。アクティブ Low 出力ロジックを備えたデバイスの場合、デバイスは  $V_{DD}$  を監視し、 $V_{DD}$  が負のスレッショルド電圧  $V_{IT-}$  を下回っている間、 $\overline{RESET}$  を Low に維持します。アクティブ High 出力ロジックを備えたデバイスの場合、 $V_{DD}$  が  $V_{IT-}$  を下回っている間、RESET を High に維持します。内蔵のタイマは、出力が非アクティブ状態 (High) に戻るのを遅らせて、適正なシステム リセットを確実に発生させます。この遅延時間  $t_d$  は、 $V_{DD}$  がスレッショルド電圧 ( $V_{IT-} + V_{HYS}$ ) を上回るとスタートします。電源電圧が  $V_{IT-}$  を下回ると、出力は再びアクティブ (Low) になります。このファミリのデバイスはすべて、内部分圧回路により検出スレッショルド電圧  $V_{IT-}$  が固定値になっています。したがって、外付け部品は不要です。

TPS382x-xx-Q1 ファミリは、2.5V、3V、3.3V、5V の電源電圧を監視するように設計されています。デバイスは 5 ピン SOT-23 パッケージで利用でき、-40°C ~ 125°C の温度範囲で動作が規定されています。AEC-Q100 の IC ストレス テスト認定に従って動作が認定されています。

### 7.2 機能ブロック図



- A. TPS3824/5-xx-Q1
- B. TPS3820/3/5/8-xx-Q1
- C. TPS3820/3/4/8-xx-Q1

### 7.3 機能説明

#### 7.3.1 マニュアル リセット ( $\overline{MR}$ )

プロセッサ、ロジック回路、ディスクリート センサからの外部ロジック信号を  $\overline{MR}$  入力で使用することにより、 $V_{IT-}$  に対する  $V_{DD}$  の状態、またはウォッチドッグ タイマの状態に関係なく、リセット信号を強制的に生成できます。 $\overline{MR}$  が Low レベルのとき、リセット信号がアクティブになります。

#### 7.3.2 アクティブ High またはアクティブ Low の出力

すべての TPS382x-xx-Q1 デバイスにはアクティブ Low ロジック出力 ( $\overline{RESET}$ ) があり、TPS3824/5-xx-Q1 デバイスにはアクティブ High ロジック出力 (RESET) があります。

### 7.3.3 プッシュプルまたはオープンドレイン出力

TPS3828-xx-Q1 を除くすべての TPS382x-xx-Q1 デバイスは、プッシュプル出力を備えています。TPS3828-xx-Q1 デバイスは、オープンドレイン出力を備えています。

### 7.3.4 ウオッチドッグタイマ(WDI)

TPS3820/3/4/8-xx-Q1 デバイスにはウォッチドッグ タイマがあり、リセット信号の発行を避けるために、WDI 信号を負に遷移させて定期的にトリガする必要があります。監視対象のシステムがタイムアウト期間  $t_{tout}$  内にウォッチドッグ回路を再トリガしない場合、 $\overline{\text{RESET}}$  は、期間  $t_d$  にわたってアクティブになります。また、このイベントは、ウォッチドッグ タイマを再初期化します。

ウォッチドッグ タイマは、WDI ピンをシステムから切断することで無効にできます。WDI ピンが高インピーダンス状態であることを検出すると、TPS3820/3/4/8-xx-Q1 は、 $\overline{\text{RESET}}$  がアサートされないようにするため WDI パルスを生成します。この動作が望ましくない場合は、WDI とグランドの間に  $1\text{k}\Omega$  の抵抗を接続します。この抵抗により、TPS3820/3/4/8-xx-Q1 は、WDI が高インピーダンス状態でないことを検出できます。

WDI ピンへの入力がアクティブ (High と Low の間を遷移) であり、TPS3820/3/4/8-xx-Q1 が  $\overline{\text{RESET}}$  をアサートしているアプリケーションでは、入力電圧が  $V_{IT-}$  を超えた後も、 $\overline{\text{RESET}}$  はロジック Low に固定されたままです。リセット信号がアサートされているときにも、アプリケーションが WDI への入力をアクティブにする必要がある場合は、FET を使用して WDI 信号をデカップリングする必要があります。外付け FET は、 $\overline{\text{RESET}}$  がアサートされたときに WDI 入力を切断することで WDI 信号をデカップリングします。詳細については、[セクション 8.2.2](#) を参照してください。

## 7.4 デバイスの機能モード

本デバイスは、[表 7-1](#) の入力と出力に従って機能します。

表 7-1. 機能表

入力		出力	
MR <sup>(1)</sup>	$V_{DD} > V_{IT}$	RESET	RESET <sup>(2)</sup>
L	0	L	H
L	1	L	H
H	0	L	H
H	1	H	L

(1) TPS3820/3/5/8-xx-Q1

(2) TPS3824/5-xx-Q1

## 8 アプリケーションと実装

### 注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 8.1 アプリケーション情報

TPS382x-xx-Q1 デバイス ファミリは、2.5V、3V、3.3V、5V の固定電源電圧を監視する超小型のスーパーバイザ回路です。TPS382x-xx-Q1 ファミリは 1.1V ~ 5.5V で動作します。注文可能なオプションとして、プッシュプル出力やオープンドレイン出力のバージョン、出力信号にアクティブ High やアクティブ Low ロジックを使用するバージョン、マニュアルリセットピン付きのバージョン、ウォッチドッグ タイマ付きのバージョンがあります。デバイス オプションの概要については、[セクション 4](#) を参照してください。

### 8.2 代表的なアプリケーション

#### 8.2.1 ウォッチドッグ タイムアウトおよび 200ms 遅延付きの電源レール監視

TPS3823-xx-Q1 は、マイクロコントローラなどのデバイスの電源レールの監視に使用できます。電源ピン ( $V_{DD}$ ) の電圧が内部スレッショルド電圧 ( $V_{IT-} + V_{HYS}$ ) を上回ると、TPS3823-xx-Q1 は下流側のデバイスをイネーブルにします。TPS3823-xx-Q1 は、 $V_{DD}$  がスレッショルド電圧からヒステリシス電圧 ( $V_{IT-}$ ) を引いた値を下回ると、下流側のデバイスをディセーブルにします。また、WDI の立ち上がりまたは立ち下がりによって WDI 入力が定期的にトリガされない場合、TPS3823-xx-Q1 はリセット信号を発行します。監視対象のシステムがタイムアウト期間  $t_{tout}$  内にウォッチドッグ回路を再トリガしない場合、RESET は、期間  $t_d$  にわたってアクティブになります。

一部のアプリケーションで必要とされるリセット信号は、TPS382x-xx-Q1 ファミリの大部分が提供している 200ms よりも短いものです。このような場合、TPS3820-xx-Q1 は遅延時間がわずか 25ms であるため、適切な選択肢になります。オープンドレイン出力が必要な場合は、TPS3823-xx-Q1 を TPS3828-xx-Q1 に置き換えます (RESET が Low のときに WDI 入力をアクティブにする必要がある場合は、[セクション 8.2.2](#) を参照)。図 8-1 に代表的なアプリケーションにおける TPS3823-33-Q1 を示します。




図 8-1. ウォッチドッグ タイムアウト付きの電源レール監視

##### 8.2.1.1 設計要件

TPS3823-33-Q1 は、ロジック HIGH 信号を使用して MSP430C325 のイネーブル ピンを駆動し、電源電圧がデバイスの最小動作電圧を上回っていることを示すとともに、I/O ピンを監視してマイクロコントローラが正常に動作しているかどうかを確認する必要があります。

### 8.2.1.2 詳細な設計手順

必要な機能の遂行に最適な TPS382x-xx-Q1 ファミリのバージョンを決定します。

入力電源にノイズが多い場合は、リセット信号が不意に変化することを防止するために、入力コンデンサを付けてください。

### 8.2.1.3 アプリケーション曲線




図 8-2. V<sub>DD</sub> の最小パルス幅と V<sub>DD</sub> スレッショルド オーバードライブとの関係

### 8.2.2 リセットイベント中の WDI デカップリング

リセット信号がアサートされているときに WDI への入力がアクティブであることがアプリケーションで要求された場合に、N チャネル FET を使って WDI をアクティブ信号から分離する方法を 図 8-3 に示します。N チャネル FET が WDI ピンと直列に配置され、FET のゲートは RESET 出力に接続されます。




図 8-3. WDI の例

## 8.3 電源に関する推奨事項

これらのデバイスは、1.1V ~ 5.5V の入力電源電圧範囲で動作するように設計されています。必須ではありませんが、入力電源のノイズが多い場合は、0.1μF セラミック コンデンサを V<sub>DD</sub> ピンの近くに配置するのが適切なアナログ設計です。

## 8.4 レイアウト

### 8.4.1 レイアウトのガイドライン

TPS382x-xx-Q1 ファミリのデバイスで使用するプリント基板 (PCB) のレイアウトについては、以下のガイドラインに従ってください。

- $V_{DD}$  デカップリングコンデンサ ( $C_{VDD}$ ) は、デバイスの近くに配置します。
- $V_{DD}$  電源ノードには、長いトレースを使用しないでください。 $V_{DD}$  コンデンサ ( $C_{VDD}$ ) は、電源からコンデンサまでの寄生インダクタンスとともに LC タンクを形成し、最大  $V_{DD}$  電圧を上回るピーク電圧のリングギングを発生させる可能性があります。

### 8.4.2 レイアウト例




図 8-4. レイアウト例 (DBV パッケージ)

## 9 デバイスおよびドキュメントのサポート

### 9.1 ドキュメントのサポート

#### 9.1.1 関連資料

- 『電圧監視 IC をラッピングする (リセット IC)』
- 『電圧監視 IC (リセット IC): よくある質問 (FAQ)』
- 『TI の電圧監視 IC ファミリにおけるウォッチドッグ タイマのディセーブル』

#### 9.1.1.1 関連リンク

次の表に、クリック アクセス リンクを示します。カテゴリには、技術資料、サポートとコミュニティリソース、ツールとソフトウェア、およびご注文へのクリック アクセスが含まれます。

表 9-1. 関連リンク

製品	プロダクト フォルダ	ご注文はこちら	技術資料	ツールとソフトウェア	サポートとコミュニティ
TPS3820-Q1	<a href="#">こちらをクリック</a>				
TPS3823-Q1	<a href="#">こちらをクリック</a>				
TPS3824-Q1	<a href="#">こちらをクリック</a>				
TPS3825-Q1	<a href="#">こちらをクリック</a>				
TPS3828-Q1	<a href="#">こちらをクリック</a>				

### 9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

### 9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 9.5 静電気放電に関する注意事項

この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。



ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 9.6 用語集

#### テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

## 10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision D (July 2019) to Revision E (March 2025)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• 熱パラメータを更新.....	4
• VPOR のテスト条件を明確化.....	5
• MR 抵抗の標準値を更新.....	5

Changes from Revision C (December 2015) to Revision D (July 2019)	Page
• 新規設計には、TPS3820-33QPDBVRQ1 と TPS3820-50QPDBVRQ1 を使用してください。TPS3820-xxQP は TPS3820xxQ の機能的に同等な代替品です。.....	1

Changes from Revision B (June 2008) to Revision C (December 2015)	Page
• 「ESD 定格」表、「機能説明」セクション、「デバイスの機能モード」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加。.....	1
• 「特長」に AEC-Q100 認定済みの情報と温度範囲を追加.....	1
• 該当するすべての型番に -Q1 を追加.....	1
• 表に固定遅延時間の列を追加.....	3

## 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](http://ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS3820-33QDBVRQ1	NRND	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PDEQ
TPS3820-33QDBVRQ1.A	NRND	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PDEQ
<a href="#">TPS3820-33QPDBVRQ1</a>	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 125	33PQ
TPS3820-33QPDBVRQ1.A	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	33PQ
TPS3820-50QDBVRQ1	NRND	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PDDQ
TPS3820-50QDBVRQ1.A	NRND	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PDDQ
<a href="#">TPS3820-50QPDBVRQ1</a>	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	50PQ
TPS3820-50QPDBVRQ1.A	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	50PQ
<a href="#">TPS3823-25QDBVRQ1</a>	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PAPQ
TPS3823-25QDBVRQ1.A	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PAPQ
<a href="#">TPS3823-33QDBVRQ1</a>	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PARQ
TPS3823-33QDBVRQ1.A	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PARQ
<a href="#">TPS3823-50QDBVRQ1</a>	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PASQ
TPS3823-50QDBVRQ1.A	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PASQ
<a href="#">TPS3824-33QDBVRQ1</a>	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PAVQ
TPS3824-33QDBVRQ1.A	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PAVQ
<a href="#">TPS3824-50QDBVRQ1</a>	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PAWQ
TPS3824-50QDBVRQ1.A	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PAWQ
<a href="#">TPS3825-33QDBVRQ1</a>	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PDGQ
TPS3825-33QDBVRQ1.A	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PDGQ
<a href="#">TPS3828-33QDBVRQ1</a>	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PDIQ
TPS3828-33QDBVRQ1.A	Active	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PDIQ
<a href="#">TPS3828-50QDBVRG4Q</a>	NRND	Production	SOT-23 (DBV)   5	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PDHQ

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF TPS3820-Q1, TPS3823-Q1, TPS3824-Q1, TPS3825-Q1, TPS3828-Q1 :**


- Catalog : [TPS3820](#), [TPS3823](#), [TPS3824](#), [TPS3825](#), [TPS3828](#)

**NOTE: Qualified Version Definitions:**

- Catalog - TI's standard catalog product


**TAPE AND REEL INFORMATION**
**REEL DIMENSIONS**

**TAPE DIMENSIONS**


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS3820-33QDBVRQ1	SOT-23	DBV	5	3000	180.0	9.0	3.15	3.2	1.4	4.0	8.0	Q3
TPS3820-33QPDBVRQ1	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TPS3820-33QPDBVRQ1	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TPS3820-50QDBVRQ1	SOT-23	DBV	5	3000	180.0	9.0	3.15	3.2	1.4	4.0	8.0	Q3
TPS3820-50QPDBVRQ1	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TPS3820-50QPDBVRQ1	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TPS3823-25QDBVRQ1	SOT-23	DBV	5	3000	180.0	9.0	3.15	3.2	1.4	4.0	8.0	Q3
TPS3823-33QDBVRQ1	SOT-23	DBV	5	3000	180.0	9.0	3.15	3.2	1.4	4.0	8.0	Q3
TPS3823-50QDBVRQ1	SOT-23	DBV	5	3000	180.0	9.0	3.15	3.2	1.4	4.0	8.0	Q3
TPS3824-33QDBVRQ1	SOT-23	DBV	5	3000	180.0	9.0	3.15	3.2	1.4	4.0	8.0	Q3
TPS3824-50QDBVRQ1	SOT-23	DBV	5	3000	180.0	9.0	3.15	3.2	1.4	4.0	8.0	Q3
TPS3825-33QDBVRQ1	SOT-23	DBV	5	3000	180.0	9.0	3.15	3.2	1.4	4.0	8.0	Q3
TPS3828-33QDBVRQ1	SOT-23	DBV	5	3000	180.0	9.0	3.15	3.2	1.4	4.0	8.0	Q3
TPS3828-50QDBVRG4Q	SOT-23	DBV	5	3000	180.0	9.0	3.15	3.2	1.4	4.0	8.0	Q3

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS3820-33QDBVRQ1	SOT-23	DBV	5	3000	182.0	182.0	20.0
TPS3820-33QPDBVRQ1	SOT-23	DBV	5	3000	210.0	185.0	35.0
TPS3820-33QPDBVRQ1	SOT-23	DBV	5	3000	210.0	185.0	35.0
TPS3820-50QDBVRQ1	SOT-23	DBV	5	3000	182.0	182.0	20.0
TPS3820-50QPDBVRQ1	SOT-23	DBV	5	3000	210.0	185.0	35.0
TPS3820-50QPDBVRQ1	SOT-23	DBV	5	3000	210.0	185.0	35.0
TPS3823-25QDBVRQ1	SOT-23	DBV	5	3000	182.0	182.0	20.0
TPS3823-33QDBVRQ1	SOT-23	DBV	5	3000	182.0	182.0	20.0
TPS3823-50QDBVRQ1	SOT-23	DBV	5	3000	182.0	182.0	20.0
TPS3824-33QDBVRQ1	SOT-23	DBV	5	3000	182.0	182.0	20.0
TPS3824-50QDBVRQ1	SOT-23	DBV	5	3000	182.0	182.0	20.0
TPS3825-33QDBVRQ1	SOT-23	DBV	5	3000	182.0	182.0	20.0
TPS3828-33QDBVRQ1	SOT-23	DBV	5	3000	182.0	182.0	20.0
TPS3828-50QDBVRG4Q	SOT-23	DBV	5	3000	182.0	182.0	20.0


# PACKAGE OUTLINE

DBV0005A



SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



4214839/K 08/2024

## NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

# EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月