

SN74LVC1G14 単一シュミットトリガインバータ

1 特長

- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 を上回る ESD 保護
 - 2000V、人体モデル (A114-A)
 - 200V、マシン モデル (A115-A)
 - 1000V、デバイス帶電モデル (C101)
- テキサス・インスツルメンツの NanoFree™ パッケージで供給
- 5V V_{CC} 動作をサポート
- 5.5Vまでの入力電圧に対応
- 4.6ns の最大 t_{pd} (3.3V 時)
- 低消費電力、I_{CC} の最大値 10μA
- 3.3V で ±24mA の出力駆動能力
- I_{off} により部分的パワーダウン モードでの動作をサポート

2 アプリケーション

- AV レシーバ
- オーディオ ドック: ポータブル
- ブルーレイ プレーヤおよびホームシアター
- 内蔵 PC
- MP3 プレーヤ / レコーダ (ポータブル オーディオ)
- パーソナル デジタル アシスタント (PDA)
- 電源: テレコム / サーバーの AC/DC 電源: シングル コントローラ: アナログおよびデジタル
- ソリッド ステート ドライブ (SSD): クライアントおよびエンタープライズ
- テレビ: LCD、デジタル、高解像度 (HDTV)
- タブレット: エンタープライズ
- ビデオ アナリティクス: サーバー
- ワイヤレス ヘッドセット、キーボード、マウス

3 説明

このシングルシュミットトリガインバータは、1.65V ~ 5.5V V_{CC} 動作用に設計されています。

SN74LVC1G14 デバイスは 1 個のインバータを内蔵しており、ブール関数 $Y = \overline{A}$ 実行します。このデバイスは、シュミットトリガ入力を備えた独立したインバータとして機能するため、正方向の (V_{T+}) 信号と負方向の (V_{T-}) 信号に対する入力スレッショルドレベルが異なるため、ヒステリシス (ΔV_T) を提供します。これにより、デバイスは低速またはノイズの多い入力信号を適切に受信します。

ダイをパッケージとして使用する NanoFree™ パッケージ技術は、IC パッケージの概念を大きく覆すものです。

このデバイスは、I_{off} を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。I_{off} 回路は、デバイスの電源がオフになったとき、出力をディセーブルにします。これによってデバイスへの電流の逆流を阻止し、デバイスを損傷から保護します。


パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージサイズ ⁽²⁾	本体サイズ(公称) ⁽³⁾
SN74LVC1G14	DBV (SOT-23, 5)	2.90mm × 2.80mm	2.90mm × 1.60mm
	DCK (SC70, 5)	2.00mm × 2.10mm	2.00mm × 1.25mm
	DRL (SOT-5X3, 5)	1.60mm × 1.60mm	1.60mm × 1.20mm
	DRY (USON, 6)	1.45mm × 1.00mm	1.45mm × 1.00mm
	DSF (X2SON, 6)	1.00mm × 1.00mm	1.00mm × 1.00mm
	YZP (DSBGA, 5)	1.75mm × 1.75mm	1.39mm × 0.89mm
	YZV (DSBGA, 4)	1.25mm × 1.25mm	0.89mm × 0.89mm
	DPW (X2SON, 5)	0.80mm × 0.80mm	0.80mm × 0.80mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンを含みます。

(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。



論理図 (正論理)
(DBV、DCK、DRL、DRY、DPW、YZP パッケージ)



論理図 (正論理)
(YZV パッケージ)



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	6.3 機能説明.....	10
2 アプリケーション	1	6.4 デバイスの機能モード.....	11
3 説明	1	7 アプリケーションと実装	12
4 ピン構成および機能	3	7.1 アプリケーション情報.....	12
5 仕様	5	7.2 代表的なアプリケーション.....	12
5.1 絶対最大定格.....	5	7.3 電源に関する推奨事項.....	13
5.2 ESD 定格.....	5	7.4 レイアウト.....	13
5.3 推奨動作条件.....	6	8 デバイスおよびドキュメントのサポート	15
5.4 熱に関する情報.....	6	8.1 ドキュメントのサポート.....	15
5.5 電気的特性.....	7	8.2 ドキュメントの更新通知を受け取る方法.....	15
5.6 スイッチング特性:-40°C ~ 85°C.....	8	8.3 サポート・リソース.....	15
5.7 スイッチング特性:-40°C ~ 125°C.....	8	8.4 商標.....	15
5.8 動作特性.....	8	8.5 静電気放電に関する注意事項.....	15
5.9 代表的特性.....	8	8.6 用語集.....	15
6 詳細説明	10	9 改訂履歴	15
6.1 概要.....	10	10 メカニカル、パッケージ、および注文情報	16
6.2 機能ブロック図.....	10		

4 ピン構成および機能




図 4-1. DBV パッケージ 5 ピン SOT-23 上面図




図 4-2. DCK パッケージ 5 ピン SC70 上面図




図 4-3. DRL パッケージ 5 ピン SOT-5X3 上面図





図 4-4. DRY パッケージ 6 ピン SON 上面図




図 4-5. DPW パッケージ 5 ピン X2SON 上面図



寸法については、機械的な図を参照してください。

N.C.– 内部接続なし

図 4-6. DSF パッケージ 6 ピン SON 上面図



DNU – 使用しないでください。

図 4-7. YZP パッケージ 5 ピン DSBGA 底面図




図 4-8. YZV パッケージ 4 ピン DSBGA 底面図

表 4-1. ピンの機能

名称	ピン				I/O	説明
	DBV、DCK、 DRL、DPW	DRY、DSF	YZP	YZV		
A	2	2	B1	A1	I	信号入力
GND	3	3	C1	B1	—	グランド
N.C.	1	1, 5	—	—	—	内部接続なし (1)
DNU	—	—	A1	—	—	(2) は使用しないでください
V _{CC}	5	6	A2	A2	—	正の電源
Y	4	4	C2	B2	O	信号出力

- (1) NC とラベルに示されたピンは、アースを含む任意の信号または電圧源に接続できます。それらは、常に基板に半田付けする必要があります。
 (2) DNU とラベルに示されたピンは、アースを含め、いかなる信号や電圧源にも接続しないでください。それらは、常に基板に半田付けする必要があります。

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
V_{CC}	電源電圧	-0.5	6.5	V
V_I	入力電圧 ⁽²⁾	-0.5	6.5	V
V_O	高インピーダンスまたは電源オフ状態で出力に印加される電圧範囲 ⁽²⁾	-0.5	6.5	V
V_O	High または Low 状態で出力に印加される電圧範囲 ^{(2) (3)}	-0.5	$V_{CC} + 0.5$	V
I_{IK}	入力クランプ電流	$V_I < 0$	-50	mA
I_{OK}	出力クランプ電流	$V_O < 0$	-50	mA
I_O	連続出力電流		±50	mA
	V_{CC} または GND を通過する連続電流		±100	mA
T_j	最大接合部温度		150	°C
T_{stg}	保存温度	-65	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス定格であり、「推奨動作条件」に示されている条件を超える当該の条件またはその他のいかなる条件下での、デバイスの正常な動作を保証するものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 入力電流と出力電流の定格を遵守していても、入力と出力の負電圧の定格を超える可能性があります。
- (3) V_{CC} の値は、「推奨動作条件」の表に記載されています。

5.2 ESD 定格

		値	単位
$V_{(ESD)}$	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	2000	V
	デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠 ⁽²⁾	1000	
	マシン モデル (A115-A)	200	

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

			最小値	最大値	単位
V_{CC} 電源電圧		動作	1.65	5.5	V
		データ保持のみ	1.5		
V_I 入力電圧			0	5.5	V
V_O 出力電圧			0	V_{CC}	V
I_{OH} High レベル出力電流		$V_{CC} = 1.65V$	-4		mA
		$V_{CC} = 2.3V$	-8		
		$V_{CC} = 3V$	-16		
		$V_{CC} = 4.5V$	-24		
			-32		
I_{OL} Low レベル出力電流		$V_{CC} = 1.65V$	4		mA
		$V_{CC} = 2.3V$	8		
		$V_{CC} = 3V$	16		
		$V_{CC} = 4.5V$	24		
T_A 自由空気での動作温度		YZP、YZV、DPW の各パッケージ	-40	85	°C
		他のすべてのパッケージ	-40	125	

(1) デバイスが適切に動作するよう、デバイスの未使用の入力はすべて、 V_{CC} または GND に固定する必要があります。『[低速またはフローティング CMOS 入力の影響](#)』を参照してください。

5.4 热に関する情報

熱評価基準 ⁽¹⁾	SN74LVC1G14							単位
	DBV (SOT-23)	DCK (SC70)	DRL (SOT-5X3)	DRY (SON)	DPW (X2SON)	YZV (DSBGA)	YZP (DSBGA)	
	5 ピン	5 ピン	5 ピン	5 ピン	5 ピン	4 ピン	5 ピン	
$R_{\theta JA}$ 接合部から周囲への熱抵抗	357.1	371.0	296.2	369.6	522.9	168.2	146.2	°C/W
$R_{\theta JC(top)}$ 接合部からケース(上面)への熱抵抗	263.7	297.5	137.3	257.6	250.5	2.1	1.4	°C/W
$R_{\theta JB}$ 接合部から基板への熱抵抗	264.4	258.6	145.3	230.8	384.0	55.9	39.8	°C/W
Ψ_{JT} 接合部から上面への特性パラメータ	195.6	195.6	14.7	77.2	46.5	1.1	0.7	°C/W
Ψ_{JB} 接合部から基板への特性パラメータ	262.2	256.2	145.9	231.0	382.8	56.3	39.3	°C/W
$R_{\theta JC(bot)}$ 接合部からケース(底面)への熱抵抗	該当なし	該当なし	該当なし	該当なし	174.1	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体およびIC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

5.5 電気的特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V _{CC}	−40°C ~ 85°C			−40°C ~ 125°C ⁽²⁾			単位
			最小値	標準値 ⁽¹⁾	最大値	最小値	標準値	最大値	
V _{T+} 順方向 入力のしきい 値 電圧	DBV、DCK、DRL、DRY、DSF、YZV、および YZP パッケージ	1.65V	0.79	1.16	.79	1.16			V
		2.3V	1.11	1.56	1.11	1.56			
		3V	1.5	1.87	1.5	1.87			
		4.5V	2.16	2.74	2.16	2.74			
		5.5V	2.61	3.33	2.61	3.33			
V _{T-} (逆方向 入力のしきい 値 電圧)	DPW パッケージ	1.65V	0.39	0.62	.39	.64			V
		2.3V	0.58	0.87	.58	.89			
		3V	0.84	1.14	.84	1.16			
		4.5V	1.41	1.79	1.41	1.79			
		5.5V	1.87	2.29	1.87	2.29			
V _{T-} (逆方向 入力のしきい 値 電圧)	DPW パッケージ	1.65V	0.44	0.67					V
		2.3V	0.63	0.92					
		3V	0.89	1.19					
		4.5V	1.46	1.84					
		5.5V	1.92	2.34					
ΔV_T ヒステリシス ($V_{T+} - V_{T-}$)		1.65V	0.37	0.62	0.37	0.62			V
		2.3V	0.48	0.77	0.48	0.77			
		3V	0.56	0.87	0.56	0.87			
		4.5V	0.71	1.04	0.71	1.04			
		5.5V	0.71	1.11	0.71	1.11			
V _{OH}	I _{OL} = -100μA	1.65V ~ 4.5V	V _{CC} - 0.1		V _{CC} - 0.1				V
	I _{OL} = -4mA	1.65V	1.2		1.2				
	I _{OL} = -8mA	2.3V	1.9		1.9				
	I _{OL} = -16mA	3V	2.4		2.4				
	I _{OL} = -24mA		2.3		2.3				
	I _{OL} = -32mA	4.5V	3.8		3.8				
V _{OL}	I _{OL} = 100μA	1.65V ~ 4.5V		0.1		0.1			V
	I _{OL} = 4mA	1.65V		0.45		0.45			
	I _{OL} = 8mA	2.3V		0.3		0.3			
	I _{OL} = 16mA	3V		0.4		0.4			
	I _{OL} = 24mA			0.55		0.55			
	I _{OL} = 32mA	4.5V		0.55		0.7			
I _I	A 入力 V _I = 5.5V または GND	0~5.5V		±5		±5		μA	
I _{off}	V _I または V _O = 5.5V	0		±10		±10		μA	
I _{CC}	V _I = 5.5V または GND、 I _O = 0	1.65V ~ 5.5V		10		10		μA	
ΔI _{CC}	1 つの入力は V _{CC} – 他の入力は V _{CC} または 0.6V、 V _I	3V ~ 5.5V		500		500		μA	
C _i	V _I = V _{CC} または GND	3.3V		4.5		4.5		pF	

(1) 代表値はすべて、V_{CC} = 3.3V、T_A = 25°Cにおける値です。

(2) これらの仕様は、DPW、YZV、および YZP パッケージには適用されません。DPW、YZV、および YZP の推奨される自由気流での動作温度範囲は −40°C ~ 85°C です。

5.6 スイッチング特性 : -40°C ~ 85°C

推奨される自由気流での動作温度範囲内 (特に記述のない限り-40°C ~ 85°C)

パラメータ	始点 (入力)	終点 (出力)	V _{CC}	C _L = 15pF		C _L = 30pF または 50pF		単位
				最小値	最大値	最小値	最大値	
t _{pd}	A	Y	1.8V ± 0.15V	2.8	9.9	3.8	11	ns
			2.5V ± 0.2V	1.6	5.5	2	6.5	
			3.3V ± 0.3V	1.5	4.6	1.8	5.5	
			5V ± 0.5V	0.9	4.4	1.2	5	

5.7 スイッチング特性 : -40°C ~ 125°C

自由気流での動作温度範囲、(特に記述のない限り -40°C ~ 125°C)

パラメータ	始点 (入力)	終点 (出力)	V _{CC}	C _L = 30pF または 50pF		単位
				最小値	最大値	
t _{pd}	A	Y	1.8V ± 0.15V	3.8	13	ns
			2.5V ± 0.2V	2	8	
			3.3V ± 0.3V	1.8	6.5	
			5V ± 0.5V	1.2	6	


5.8 動作特性

T_A = 25°C

パラメータ	テスト条件	V _{CC}	標準値	単位
C _{pd} 電力散逸容量	f = 10MHz	1.8V	20	pF
		2.5V	21	
		3.3V	22	
		5V	25	


5.9 代表的特性

T_A = 25°C



パラメータ測定情報

- 入力パルスは、以下の特性を持つジェネレータによって供給されます: PRR $\leq 10\text{MHz}$, $Z_O = 50\Omega$ 。
- 出力は一度に 1 つずつ測定され、測定するたびに 1 回遷移します。




A. C_L にはプローブと治具の容量が含まれます。

図 6-1. 負荷回路

表 6-1. パラメータ測定条件

V_{cc}	入力		V_M	V_{LOAD}	C_L	R_L	V_D
	V_I	t_r/t_f					
$1.8V \pm 0.15V$	V_{cc}	$\leq 2\text{ns}$	$V_{cc}/2$	$2 \times V_{cc}$	15pF	1MΩ	0.15V
					30pF	1kΩ	
$2.5V \pm 0.2V$	V_{cc}	$\leq 2\text{ns}$	$V_{cc}/2$	$2 \times V_{cc}$	15pF	1MΩ	0.15V
					30pF	500 Ω	
$3.3V \pm 0.3V$	3V	$\leq 2.5\text{ns}$	1.5V	6V	15pF	1MΩ	0.3V
					50pF	500 Ω	
$5V \pm 0.5V$	V_{cc}	$\leq 2.5\text{ns}$	$V_{cc}/2$	$2 \times V_{cc}$	15pF	1MΩ	0.3V
					50pF	500 Ω	



A. t_{pd} の最大値は、 t_{PLH} または t_{PHL} のワーストケースとなります

図 6-2. 電圧波形、伝搬遅延時間、反転および非反転出力

6 詳細説明

6.1 概要

SN74LVC1G14 シングル シュミットトリガ インバータは、 $1.65V \sim 5.5V$ で動作するように設計されており、ブール関数 $Y = \overline{A}$ を実行します。このデバイスは、 I_{off} を使用する部分的パワーダウンアプリケーション向けに完全に指定されています。 I_{off} 回路は、デバイスの電源がオフになったとき、出力をディセーブルにします。これによってデバイスへの電流の逆流を阻止し、デバイスを損傷から保護します。

6.2 機能ブロック図




図 6-1. 論理図 (正論理)
(DBV、DCK、DRL、DRY、DPW、YZP パッケージ)




図 6-2. 論理図 (正論理)
(YZV パッケージ)

6.3 機能説明

6.3.1 バランスのとれた高駆動能力の CMOS プッシュプル出力

バランスのとれた出力により、このデバイスは同程度の電流をシンクおよびソースすることができます。このデバイスは高駆動能力を備えており、軽負荷に高速エッジが生成されるため、リングングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による熱暴走と損傷を防止するため、デバイスの電力出力を制限することが重要です。電気的および熱的制限 ([絶対最大定格](#))

[絶対最大定格](#) に定義) には、常に従う必要があります。

6.3.2 CMOS シュミットトリガ入力

標準 CMOS 入力は高インピーダンスであり、通常は「[電気的特性](#)」に示されている入力容量と並列の抵抗としてモデル化されます。最悪条件下の抵抗は、「[絶対最大定格](#)」に示されている最大入力電圧と「[電気的特性](#)」に示されている最大入力リーク電流からオームの法則 ($R = V / I$) を使用して計算します。

シュミットトリガ入力アーキテクチャのヒステリシスは、[電気的特性](#) で定義されるため、このデバイスは低速またはノイズの多い入力に対する耐性が非常に優れています。入力は標準 CMOS 入力よりもはるかに低速で駆動できますが、未使用の入力を適切に終端することをお勧めします。入力を低速で駆動すると、デバイスの動的な電流消費も増加します。

6.3.3 クランプダイオード

このデバイスの入力と出力には、負のクランプダイオードがあります。

注意

「[絶対最大定格](#)」表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力の負電圧と出力の負電圧の定格を超えることがあります。




図 6-3. 各入力と出力に対するクランプダイオードの電気的配置

6.3.4 部分的パワー ダウン (I_{off})

電源電圧が 0V になると、このデバイスの入力と出力は高インピーダンス状態に入ります。本デバイスの任意の入力ピンまたは出力ピンに対して流れ込むリークまたは流れ出すリークの最大値は、[電気的特性](#) の I_{off} で規定されています。

6.3.5 過電圧許容入力

このデバイスへの入力信号は、「[絶対最大定格](#)」に記載されている最大入力電圧値を下回っている限り、電源電圧以上で駆動できます。

6.4 デバイスの機能モード

表 6-1 に、SN74LVC1G14 デバイスの機能モードを示します。

表 6-1. 機能表

入力 A	出力 Y
H	L
L	H

7 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

プッシュボタンや回転式ノブのような機械式入力素子は、電子システムとの簡単なインターフェースを可能にします。通常、これらの素子には反動またはバウンスがあり、人の操作中には機械的素子の複数回の接触と切断が発生します。このバウンスにより、1つまたは複数の信号が繰り返し送られ、単一の入力のみが意図されたにもかかわらず、複数のアクションがトリガされます。これら複数の入力を回避するのに役立つソリューションの 1つは、シミュットトリガを使用してデバウンス回路を作成することです。図 7-1 に、このソリューションの例を示します。

7.2 代表的なアプリケーション

プッシュボタンによる入力は複数回のスイッチングとなり、非シミュットトリガデバイスの出力が複数回トリガされます。一方、RC 遅延のあるシミュットトリガ入力デバイスは、出力パルスをユーザーが希望する単一のパルスに制限します。つまり、正と負の入力電圧スレッショルド値を分離して、複数回のトリガを防止します (図 7-2 を参照)。




図 7-1. プッシュボタン デバウンス回路図

7.2.1 設計要件

このデバイスは CMOS 技術を採用しており、平衡型出力ドライバを備えています。上限値を超える電流が流れる可能性があるため、バスが競合しないように注意します。また、大きな駆動能力で軽負荷を駆動することでも高速なエッジが生じるため、配線と負荷の条件を検討してリンクギングを防止してください。

7.2.2 詳細な設計手順

1. 推奨入力条件:

- 規定された High および Low レベルについては、[推奨動作条件](#) の表の V_{T+} および V_{T-} を参照してください。
- 入力は過電圧許容で、[I](#) の表に記載された任意の有効な V_{CC} において (最大 V_I) に対応できます。

2. 推奨出力条件:

- 負荷電流は、出力ごとに I_O の最大値を超えないようにする必要があります。また、 V_{CC} または GND を流れる連続電流は、本デバイスの最大総電流の仕様値を超えないようにする必要があります。これらの限界値は、[絶対最大定格](#) の表に記載されています。

7.2.3 アプリケーション曲線

図 7-2 は、[電気的特性](#) で指定された値から作成されます。線形補間は、指定された各点の間の値を示します。




図 7-2. 補間スレッショルド電圧と V_{CC} との関係

7.3 電源に関する推奨事項

電源には、[推奨動作条件](#) 表に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。

電源の障害を防止するため、各 V_{CC} ピンに適切なバイパスコンデンサを配置する必要があります。0.1 μ F コンデンサが推奨され、複数のバイパスコンデンサを並列に配置し、異なる周波数のノイズを除去することもできます。一般的に、0.1 μ F と 1 μ F のコンデンサを並列に使用します。最良の結果を得るために、バイパスコンデンサは電源ピンのできるだけ近くに配置する必要があります。

7.4 レイアウト

7.4.1 レイアウトのガイドライン

データレートが低いデジタル信号であっても、高速エッジレートにより、高周波信号成分を含んでいる可能性があります。プリント基板 (PCB) パターンが 90° の角度でコーナーを曲がると、反射が発生する可能性があります。反射は主に、パターンの幅の変化が原因で発生します。曲がりの頂点では、パターン幅が幅の 1.414 倍に増加します。これにより、伝送ラインの特性のアップセットが向上します。特に、パターンの分散静電容量と自己インダクタンスが増加し、反射が発生します。すべての PCB トレースが直線的であるとは限らないため、一部のパターンはコーナーを曲がる必要があります。

図 7-3 に、DPW (X2SON-5) パッケージのレイアウト例を示します。このサンプル レイアウトには 0402 (メトリック) コンデンサが含まれており、このデータシートの最後に添付されているサンプル ボード レイアウトにある測定値を使用します。直径 0.1mm (3.973mil) のビアが本デバイスの中央に直接配置されています。別の基板層を経由してセンター ピン接続を引き出すためにこのビアを使うことも、これをレイアウトから除外することもできます

7.4.2 レイアウト例




図 7-3. DPW (X2SON-5) パッケージのレイアウト例

8 デバイスおよびドキュメントのサポート

8.1 ドキュメントのサポート

8.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[低速またはフローティング CMOS 入力の影響](#)』アプリケーション ノート

8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

8.4 商標

NanoFree™ and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.6 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision Z (June 2025) to Revision AA (October 2025)	Page
• DCK パッケージの接合部と周囲の間の熱抵抗値を次のように変更: $276.1^{\circ}\text{C}/\text{W} >> 371.0^{\circ}\text{C}/\text{W}$	6
• DCK パッケージの接合部とケース (上面) の間の熱抵抗値を次のように変更: $178.9^{\circ}\text{C}/\text{W} >> 297.5^{\circ}\text{C}/\text{W}$	6
• DCK パッケージの接合部と基板の間の熱抵抗値を次のように変更: $70.9^{\circ}\text{C}/\text{W} >> 258.6^{\circ}\text{C}/\text{W}$	6
• DCK パッケージの接合部と上面の間の特性値を次のように変更: $47.0^{\circ}\text{C}/\text{W} >> 195.6^{\circ}\text{C}/\text{W}$	6
• DCK パッケージの接合部と基板の間の特性値を次のように変更: $69.3^{\circ}\text{C}/\text{W} >> 256.2^{\circ}\text{C}/\text{W}$	6

Changes from Revision Y (November 2018) to Revision Z (June 2025)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• 「デバイス情報」表を「パッケージ情報」に変更.....	1
• DBV パッケージの接合部と周囲の間の熱抵抗値を次のように変更: $247.2^{\circ}\text{C}/\text{W} >> 357.1^{\circ}\text{C}/\text{W}$	6
• DBV パッケージの接合部とケース (上面) の間の熱抵抗値を次のように変更: $154.5^{\circ}\text{C}/\text{W} >> 263.7^{\circ}\text{C}/\text{W}$	6

- DBV パッケージの接合部と基板の間の熱抵抗値を次のように変更: $86.8^{\circ}\text{C}/\text{W} \gg 264.4^{\circ}\text{C}/\text{W}$ 6
- DBV パッケージの接合部と上面の間の特性値を次のように変更: $58.0^{\circ}\text{C}/\text{W} \gg 195.6^{\circ}\text{C}/\text{W}$ 6
- DBV パッケージの接合部と基板の間の特性値を次のように変更: $86.4^{\circ}\text{C}/\text{W} \gg 262.2^{\circ}\text{C}/\text{W}$ 6

Changes from Revision X (August 2017) to Revision Y (November 2018)	Page
• 「ピン機能」表に追加された新しいパッケージのピン配置を変更。複数のピン機能表を 1 つに集約。.....	3
• 他のデバイスとの整合性のために切り替えた T_j および T_{stg} ラインを変更。.....	5
• DPW、YZP、YZV パッケージ向けの差別化された ROC 溫度を追加.....	6
• 「スイッチング特性」表のフォーマットを変更し、異なる C_L 条件の列を追加.....	8
• 「スイッチング特性」表の「条件」に温度範囲を追加.....	8
• PMI セクションを、更新された負荷回路および関連する波形図に置き換え。パラメータ測定値を 1 つ表のに集約。... 9	9

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74LVC1G14DBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	(C145, C14F, C14J, C14K, C14R) (C14H, C14S)
SN74LVC1G14DBVR.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(C145, C14F, C14J, C14K, C14R) (C14H, C14S)
SN74LVC1G14DBVR.B	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(C145, C14F, C14J, C14K, C14R) (C14H, C14S)
SN74LVC1G14DBVRE4	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C14F
SN74LVC1G14DBVRG4	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C14F
SN74LVC1G14DBVRG4.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C14F
SN74LVC1G14DBVRG4.B	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C14F
SN74LVC1G14DBVT	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	(C145, C14F, C14J, C14K, C14R) (C14H, C14S)
SN74LVC1G14DBVT.B	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(C145, C14F, C14J, C14K, C14R) (C14H, C14S)
SN74LVC1G14DBVTE4	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C14F
SN74LVC1G14DBVTG4	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C14F
SN74LVC1G14DBVTG4.B	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C14F
SN74LVC1G14DCKR	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	(CF5, CFF, CFJ, CF K, CFR, CFT) (CFH, CFS)
SN74LVC1G14DCKR.A	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(CF5, CFF, CFJ, CF K, CFR, CFT) (CFH, CFS)
SN74LVC1G14DCKR.B	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(CF5, CFF, CFJ, CF K, CFR, CFT) (CFH, CFS)
SN74LVC1G14DCKRE4	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF5 CFS

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74LVC1G14DCKRG4.A	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF5 CFS
SN74LVC1G14DCKRG4.B	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF5 CFS
SN74LVC1G14DCKT	Active	Production	SC70 (DCK) 5	250 SMALL T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	(CF5, CFF, CFJ, CFK, CFR, CFT) (CFH, CFS)
SN74LVC1G14DCKT.B	Active	Production	SC70 (DCK) 5	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	(CF5, CFF, CFJ, CFK, CFR, CFT) (CFH, CFS)
SN74LVC1G14DCKTE4	Active	Production	SC70 (DCK) 5	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF5 CFS
SN74LVC1G14DCKTG4	Active	Production	SC70 (DCK) 5	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF5 CFS
SN74LVC1G14DCKTG4.B	Active	Production	SC70 (DCK) 5	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF5 CFS
SN74LVC1G14DPWR	Active	Production	X2SON (DPW) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	9H
SN74LVC1G14DPWR.B	Active	Production	X2SON (DPW) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	9H
SN74LVC1G14DRLR	Active	Production	SOT-5X3 (DRL) 5	4000 LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	(CF7, CFR)
SN74LVC1G14DRLR.B	Active	Production	SOT-5X3 (DRL) 5	4000 LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	(CF7, CFR)
SN74LVC1G14DRLRG4	Active	Production	SOT-5X3 (DRL) 5	4000 LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	(CF7, CFR)
SN74LVC1G14DRYR	Active	Production	SON (DRY) 6	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF
SN74LVC1G14DRYR.B	Active	Production	SON (DRY) 6	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF
SN74LVC1G14DRYRG4.B	Active	Production	SON (DRY) 6	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF
SN74LVC1G14DSFR	Active	Production	SON (DSF) 6	5000 LARGE T&R	Yes	NIPDAU NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	CF
SN74LVC1G14DSFR.B	Active	Production	SON (DSF) 6	5000 LARGE T&R	Yes	NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	CF
SN74LVC1G14DSFRG4	Active	Production	SON (DSF) 6	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF
SN74LVC1G14DSFRG4.B	Active	Production	SON (DSF) 6	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	CF
SN74LVC1G14YZPR	Active	Production	DSBGA (YZP) 5	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	(CF7, CFN)
SN74LVC1G14YZPR.B	Active	Production	DSBGA (YZP) 5	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	(CF7, CFN)
SN74LVC1G14YZVR	Active	Production	DSBGA (YZV) 4	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	CF (7, N)
SN74LVC1G14YZVR.B	Active	Production	DSBGA (YZV) 4	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	CF (7, N)

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74LVC1G14 :


- Automotive : [SN74LVC1G14-Q1](#)
- Enhanced Product : [SN74LVC1G14-EP](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Enhanced Product - Supports Defense, Aerospace and Medical Applications


TAPE AND REEL INFORMATION

A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE

*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74LVC1G14DBVR	SOT-23	DBV	5	3000	178.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
SN74LVC1G14DBVRG4	SOT-23	DBV	5	3000	178.0	9.0	3.23	3.17	1.37	4.0	8.0	Q3
SN74LVC1G14DBVT	SOT-23	DBV	5	250	178.0	9.0	3.3	3.2	1.4	4.0	8.0	Q3
SN74LVC1G14DBVTG4	SOT-23	DBV	5	250	178.0	9.0	3.23	3.17	1.37	4.0	8.0	Q3
SN74LVC1G14DCKR	SC70	DCK	5	3000	178.0	8.4	2.25	2.45	1.2	4.0	8.0	Q3
SN74LVC1G14DCKT	SC70	DCK	5	250	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
SN74LVC1G14DCKTG4	SC70	DCK	5	250	178.0	9.2	2.4	2.4	1.22	4.0	8.0	Q3
SN74LVC1G14DPWR	X2SON	DPW	5	3000	178.0	8.4	0.91	0.91	0.5	2.0	8.0	Q3
SN74LVC1G14DRLR	SOT-5X3	DRL	5	4000	180.0	8.4	1.98	1.78	0.69	4.0	8.0	Q3
SN74LVC1G14DRYR	SON	DRY	6	5000	180.0	9.5	1.2	1.65	0.7	4.0	8.0	Q1
SN74LVC1G14DSFR	SON	DSF	6	5000	180.0	9.5	1.16	1.16	0.5	4.0	8.0	Q2
SN74LVC1G14DSFRG4	SON	DSF	6	5000	180.0	9.5	1.16	1.16	0.5	4.0	8.0	Q2
SN74LVC1G14YZPR	DSBGA	YZP	5	3000	178.0	9.2	1.02	1.52	0.63	4.0	8.0	Q1
SN74LVC1G14YZVR	DSBGA	YZV	4	3000	178.0	9.2	1.0	1.0	0.63	4.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74LVC1G14DBVR	SOT-23	DBV	5	3000	208.0	191.0	35.0
SN74LVC1G14DBVRG4	SOT-23	DBV	5	3000	180.0	180.0	18.0
SN74LVC1G14DBVT	SOT-23	DBV	5	250	180.0	180.0	18.0
SN74LVC1G14DBVTG4	SOT-23	DBV	5	250	180.0	180.0	18.0
SN74LVC1G14DCKR	SC70	DCK	5	3000	208.0	191.0	35.0
SN74LVC1G14DCKT	SC70	DCK	5	250	180.0	180.0	18.0
SN74LVC1G14DCKTG4	SC70	DCK	5	250	180.0	180.0	18.0
SN74LVC1G14DPWR	X2SON	DPW	5	3000	205.0	200.0	33.0
SN74LVC1G14DRLR	SOT-5X3	DRL	5	4000	202.0	201.0	28.0
SN74LVC1G14DRYR	SON	DRY	6	5000	189.0	185.0	36.0
SN74LVC1G14DSFR	SON	DSF	6	5000	184.0	184.0	19.0
SN74LVC1G14DSFRG4	SON	DSF	6	5000	184.0	184.0	19.0
SN74LVC1G14YZPR	DSBGA	YZP	5	3000	220.0	220.0	35.0
SN74LVC1G14YZVR	DSBGA	YZV	4	3000	220.0	220.0	35.0


PACKAGE OUTLINE

DBV0005A



SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



4214839/K 08/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. Reference JEDEC MO-178.
 4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
 5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

DRY 6

GENERIC PACKAGE VIEW

USON - 0.6 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4207181/G


PACKAGE OUTLINE

DRY0006A



USON - 0.6 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4222894/A 01/2018

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


DRY0006A

USON - 0.6 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
1:1 RATIO WITH PKG SOLDER PADS
EXPOSED METAL SHOWN
SCALE:40X



SOLDER MASK DETAILS

4222894/A 01/2018

NOTES: (continued)


3. For more information, see QFN/SON PCB application report in literature No. SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

DRY0006A

USON - 0.6 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.075 - 0.1 mm THICK STENCIL
SCALE:40X


4222894/A 01/2018

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


PACKAGE OUTLINE

DRY0006B



USON - 0.55 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4222207/B 02/2016

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


DRY0006B

USON - 0.55 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
1:1 RATIO WITH PKG SOLDER PADS
SCALE:40X



SOLDER MASK DETAILS

4222207/B 02/2016

NOTES: (continued)


- For more information, see QFN/SON PCB application report in literature No. SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

DRY0006B

USON - 0.55 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.075 - 0.1 mm THICK STENCIL
SCALE:40X

4222207/B 02/2016

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


DSF0006A



PACKAGE OUTLINE

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES:



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MO-287, variation X2AAF.

EXAMPLE BOARD LAYOUT

DSF0006A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4220597/B 06/2022

NOTES: (continued)


4. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

DSF0006A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.09 mm THICK STENCIL

PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:40X

4220597/B 06/2022

- Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


PACKAGE OUTLINE

DRL0005A



SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-293 Variation UAAD-1

EXAMPLE BOARD LAYOUT


DRL0005A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
SCALE:30X



SOLDERMASK DETAILS

4220753/E 11/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DRL0005A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:30X

4220753/E 11/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

DPW 5

GENERIC PACKAGE VIEW

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4211218-3/D


PACKAGE OUTLINE

DPW0005A



X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4223102/D 03/2022

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The size and shape of this feature may vary.

EXAMPLE BOARD LAYOUT

DPW0005A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SOLDER MASK DEFINED
SCALE:60X

4223102/D 03/2022

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, refer to QFN/SON PCB application note in literature No. SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

DPW0005A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL

EXPOSED PAD 3
92% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:100X


4223102/D 03/2022

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


PACKAGE OUTLINE

YZP0005



DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



4219492/A 05/2017

NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


YZP0005

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



LAND PATTERN EXAMPLE
SCALE:40X



SOLDER MASK DETAILS
NOT TO SCALE

4219492/A 05/2017

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints.
For more information, see Texas Instruments literature number SNVA009 (www.ti.com/lit/snva009).

EXAMPLE STENCIL DESIGN

YZP0005

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:40X

4219492/A 05/2017




NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

MECHANICAL DATA

YZV (S-XBGA-N4)

DIE-SIZE BALL GRID ARRAY



D: Max = 0.918 mm, Min = 0.858 mm
E: Max = 0.918 mm, Min = 0.858 mm

4206083/C 07/13

- NOTES:
- All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.
 - This drawing is subject to change without notice.
 - NanoFree™ package configuration.

NanoFree is a trademark of Texas Instruments.


PACKAGE OUTLINE

DCK0005A



SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214834/G 11/2024

NOTES:



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. Reference JEDEC MO-203.
 4. Support pin may differ or may not be present.
 5. Lead width does not comply with JEDEC.
 6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

EXAMPLE BOARD LAYOUT

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214834/G 11/2024

NOTES: (continued)


7. Publication IPC-7351 may have alternate designs.
8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:18X

4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適したTI製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているTI製品を使用するアプリケーションの開発の目的でのみ、TIはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TIや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TIおよびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。

TIの製品は、[TIの販売条件](#)、[TIの総合的な品質ガイドライン](#)、[ti.com](#)またはTI製品などに関連して提供される他の適用条件に従い提供されます。TIがこれらのリソースを提供することは、適用されるTIの保証または他の保証の放棄の拡大や変更を意味するものではありません。TIがカスタム、またはカスタマー仕様として明示的に指定していない限り、TIの製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TIはそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025年10月