

# SN74LV541A 3ステート出力、オクタル・バッファ / ドライバ

## 1 特長

- 2V～5.5V の  $V_{CC}$  で動作
- 最大  $t_{pd}$ : 6ns (5V 時)
- $V_{OLP}$  (代表値) (出力グランド・バウンス)  
 $< 0.8V$  ( $V_{CC} = 3.3V$ ,  $T_A = 25^\circ C$ )
- $V_{OHV}$  (代表値) (出力  $V_{OH}$  アンダーシュート)  
 $> 2.3V$  ( $V_{CC} = 3.3V$ ,  $T_A = 25^\circ C$ )
- すべてのポートで混在モード電圧動作をサポート
- $I_{off}$  により部分的パワーダウン・モードでの動作をサポート
- JEDEC 17 準拠で 250mA 超のラッチアップ性能

## 2 アプリケーション

- スマート・グリッド
- テレビ
- セットトップ・ボックス
- オーディオ
- サーバー
- 監視カメラ
- ネットワーク・スイッチ
- インフォテインメント


## 3 概要

SN74LV541A デバイスは、2V～5.5V の  $V_{CC}$  で動作するように設計されたオクタル・バッファ / ドライバです。

### パッケージ情報

部品番号	パッケージ <sup>1</sup>	パッケージ・サイズ <sup>2</sup>
SN74LV244A	DB (SSOP, 20)	7.2mm × 7.8mm
	DW (SOIC, 20)	12.80mm × 10.3mm
	NS (SO, 20)	12.60mm × 5.30mm
	PW (TSSOP, 20)	6.50mm × 7.8mm
	RGY (VQFN, 20)	4.5mm × 3.50mm
	RKS (VQFN, 20)	4.50mm × 2.50mm
	DGS (VSSOP, 20)	5.10mm × 4.9mm

- (1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。  
(2) パッケージ・サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。



To Seven Other Channels

概略回路図



英語版の TI 製品についての情報を翻訳したこの資料は、製品の概要を確認する目的で便宜的に提供しているものです。該当する正式な英語版の最新情報は、必ず最新版の英語版をご参照ください。TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、必ず最新版の英語版をご参照ください。

## 目次

1 特長	1	8.1 概要	11
2 アプリケーション	1	8.2 機能ブロック図	11
3 概要	1	8.3 機能説明	11
4 改訂履歴	2	8.4 デバイスの機能モード	12
5 ピン構成と機能	3	9 アプリケーションと実装	13
6 仕様	4	9.1 アプリケーション情報	13
6.1 絶対最大定格	4	9.2 代表的なアプリケーション	13
6.2 ESD 定格	4	9.3 電源に関する推奨事項	15
6.3 推奨動作条件	5	9.4 レイアウト	15
6.4 熱に関する情報	5	10 デバイスおよびドキュメントのサポート	17
6.5 電気的特性	6	10.1 ドキュメントのサポート	17
6.6 スイッチング特性、 $V_{CC} = 2.5V \pm 0.2V$	6	10.2 ドキュメントの更新通知を受け取る方法	17
6.7 スイッチング特性、 $V_{CC} = 3.3V \pm 0.3V$	6	10.3 サポート・リソース	17
6.8 スイッチング特性、 $V_{CC} = 5V \pm 0.5V$	7	10.4 商標	17
6.9 ノイズ特性	7	10.5 用語集	17
6.10 動作特性	7	10.6 静電気放電に関する注意事項	17
6.11 代表的特性	8	10.7 用語集	17
7 パラメータ測定情報	10	11 メカニカル、パッケージ、および注文情報	17
8 詳細説明	11		

## 4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision M (March 2023) to Revision N (August 2023)	Page
• 「パッケージ情報」表から DGV を削除、「特長」セクションから ESD 定格を削除	1
• PW パッケージの熱特性値を $R_{\theta JA} = 102.8$ から $128.2$ 、 $R_{\theta JC(\text{top})} = 36.8$ から $70.5$ 、 $R_{\theta JB} = 53.8$ から $79.3$ 、 $\Psi_{JT} = 2.5$ から $23.4$ 、 $\Psi_{JB} = 53.3$ から $78.9$ に更新 (値はすべて°C/W)	5

Changes from Revision L (January 2023) to Revision M (March 2023)	Page
• DB パッケージの熱特性値を $R_{\theta JA} = 96.0$ から $118.2$ 、 $R_{\theta JC(\text{top})} = 56.7$ から $77.2$ 、 $R_{\theta JB} = 51.2$ から $73$ 、 $\Psi_{JT} = 19.4$ から $42.2$ 、 $\Psi_{JB} = 50.8$ から $72.6$ に更新 (値はすべて°C/W)	5
• NS パッケージの熱特性値を $R_{\theta JA} = 77.1$ から $108.1$ 、 $R_{\theta JC(\text{top})} = 43.6$ から $73.9$ 、 $R_{\theta JB} = 44.6$ から $73.1$ 、 $\Psi_{JT} = 17.2$ から $44.1$ 、 $\Psi_{JB} = 44.2$ から $72.8$ に更新 (値はすべて°C/W)	5

## 5 ピン構成と機能





図 5-1. DB、DGV、DW、NS、PW または DGS パッケージ  
図 5-2. RGY および RKS パッケージ、20 ピン VQFN  
ージ、20 ピン SSOP、TSSOP、SOIC、SO、TSSOP  
または VSSOP (上面図)

表 5-1. ピンの機能

ピン		種類 <sup>(1)</sup>	説明
名称	番号		
OE1	1	I	出力イネーブル入力 1、アクティブ Low
A1	2	I	チャネル 1 の入力
A2	3	I	チャネル 2 の入力
A3	4	I	チャネル 3 の入力
A4	5	I	チャネル 4 の入力
A5	6	I	チャネル 5 の入力
A6	7	I	チャネル 6 の入力
A7	8	I	チャネル 7 の入力
A8	9	I	チャネル 8 の入力
GND	10	G	グランド
Y8	11	O	チャネル 8 の出力
Y7	12	O	チャネル 7 の出力
Y6	13	O	チャネル 6 の出力
Y5	14	O	チャネル 5 の出力
Y4	15	O	チャネル 4 の出力
Y3	16	O	チャネル 3 の出力
Y2	17	O	チャネル 2 の出力
Y1	18	O	チャネル 1 の出力
OE2	19	I	出力イネーブル入力 2、アクティブ Low
Vcc	20	P	正電源
サーマル・パッド <sup>(2)</sup>		—	サーマル・パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。

(1) I = 入力、O = 出力、I/O = 入力または出力、P = 電源。

(2) RKS パッケージのみ

## 6 仕様

### 6.1 絶対最大定格

自由空気での動作温度範囲内 (特に記述のない限り) <sup>(1)</sup>

		最小値	最大値	単位
$V_{CC}$	電源電圧範囲	-0.5	7	V
$V_I$	入力電圧範囲 <sup>(2)</sup>	-0.5	7	V
$V_O$	高インピーダンスまたは電源オフ状態で出力に印加される電圧範囲 <sup>(2)</sup>	-0.5	7	V
$V_O$	High または Low 状態で印加される出力電圧範囲 <sup>(2) (3)</sup>	-0.5	$V_{CC} + 0.5$	V
$I_{IK}$	入力クランプ電流	$ V_I  < 0$	-20	mA
$I_{OK}$	出力クランプ電流	$ V_O  < 0$	-50	mA
$I_O$	連続出力電流	$V_O = 0 \sim V_{CC}$	$\pm 35$	mA
	$V_{CC}$ または GND を通過する連続電流		$\pm 70$	mA
$T_{stg}$	保管温度範囲	-65	150	°C

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス評価であり、このデータシートの「セクション 6.3」に示された値と等しい、またはそれを超える条件で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 入力電流と出力電流の定格が遵守されると、入力と出力の負電圧の定格を超える可能性があります。
- (3) この値は最大 5.5V に制限されています。

### 6.2 ESD 定格

		値	単位
$V_{(ESD)}$	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン <sup>(1)</sup>	$\pm 3000$	V
	デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 に準拠、すべてのピン <sup>(2)</sup>	$\pm 2000$	

- (1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 制御プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC のドキュメント JEP157 には、250V CDM であれば標準的な ESD 制御プロセスにより安全な製造が可能であると記載されています。

## 6.3 推奨動作条件

自由空気での動作温度範囲内 (特に記述のない限り)<sup>(1)</sup>

			SN74LV541A		単位
			最小値	最大値	
$V_{CC}$ 電源電圧			2	5.5	V
$V_{IH}$ High レベル入力電圧	$V_{CC} = 2V$		1.5		V
	$V_{CC} = 2.3V \sim 2.7V$		$V_{CC} \times 0.7$		
	$V_{CC} = 3V \sim 3.6V$		$V_{CC} \times 0.7$		
	$V_{CC} = 4.5V \sim 5.5V$		$V_{CC} \times 0.7$		
$V_{IL}$ Low レベル入力電圧	$V_{CC} = 2V$		0.5		V
	$V_{CC} = 2.3V \sim 2.7V$		$V_{CC} \times 0.3$		
	$V_{CC} = 3V \sim 3.6V$		$V_{CC} \times 0.3$		
	$V_{CC} = 4.5V \sim 5.5V$		$V_{CC} \times 0.3$		
$V_I$ 入力電圧			0	5.5	V
$V_O$ 出力電圧	High または Low ステート		0	$V_{CC}$	V
	3 ステート		0	5.5	
$I_{OH}$ High レベル出力電流	$V_{CC} = 2V$		-50		$\mu A$
	$V_{CC} = 2.3V \sim 2.7V$		-2		mA
	$V_{CC} = 3V \sim 3.6V$		-8		
	$V_{CC} = 4.5V \sim 5.5V$		-16		
$I_{OL}$ Low レベル出力電流	$V_{CC} = 2V$		50		$\mu A$
	$V_{CC} = 2.3V \sim 2.7V$		2		mA
	$V_{CC} = 3V \sim 3.6V$		8		
	$V_{CC} = 4.5V \sim 5.5V$		16		
$\Delta t/\Delta v$ 入力遷移の立ち上がりレートと立ち下がりレート	$V_{CC} = 2.3V \sim 2.7V$		200		ns/V
	$V_{CC} = 3V \sim 3.6V$		100		
	$V_{CC} = 4.5V \sim 5.5V$		20		
$T_A$ 自由空気での動作温度			-40	125	°C

- (1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、 $V_{CC}$  または GND に固定する必要があります。テキサス・インスツルメンツのアプリケーション・レポート『遅延またはプローティング CMOS 入力の影響』(SCBA004) を参照してください。

## 6.4 热に関する情報

热評価基準 <sup>(1)</sup>		SN74LV541A								単位
		DB	DGV	DW	NS	PW	RGY	RKS	DGS	
20 ピン										
$R_{\theta JA}$	接合部から周囲への熱抵抗	118.2	116.1	79.8	108.1	128.2	35.1	75.2	125.5	°C/W
$R_{\theta}$ JC(top)	接合部からケース(上面)への熱抵抗	77.2	31.3	45.8	73.9	70.5	43.3	79.4	80.0	
$R_{\theta JB}$	接合部から基板への熱抵抗	73	57.6	47.4	73.1	79.3	12.9	47.8	63.8	
$\Psi_{JT}$	接合部から上面への特性パラメータ	42.2	1.0	18.5	44.1	23.4	0.9	14.6	8.4	
$\Psi_{JB}$	接合部から基板への特性パラメータ	72.6	56.9	47.0	72.8	78.9	12.9	47.8	79.9	
$R_{\theta}$ JC(bot)	接合部からケース(底面)への熱抵抗	該当なし	該当なし	該当なし	該当なし	該当なし	7.9	31.5	該当なし	

- (1) 従来および新しい熱評価基準の詳細については、『IC パッケージの熱評価基準』アプリケーションレポート (SPRA953) を参照してください。

## 6.5 電気的特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V <sub>CC</sub>	T <sub>A</sub> = 25°C			-40°C~85°C		-40°C~125°C		単位
			最小値	代表値	最大値	最小値	最大値	最小値	最大値	
V <sub>OH</sub>	I <sub>OH</sub> = -50μA	2V~5.5V	V <sub>CC</sub> - 0.1			V <sub>CC</sub> - 0.1		V <sub>CC</sub> - 0.1		V
	I <sub>OH</sub> = -2mA	2.3V	2			2		2		
	I <sub>OH</sub> = -8mA	3V	2.48			2.48		2.48		
	I <sub>OH</sub> = -16mA	4.5V	3.8			3.8		3.8		
V <sub>OL</sub>	I <sub>OL</sub> = 50μA	2V~5.5V		0.1			0.1		0.1	V
	I <sub>OL</sub> = 2mA	2.3V		0.4			0.4		0.4	
	I <sub>OL</sub> = 8mA	3V		0.44			0.44		0.44	
	I <sub>OL</sub> = 16mA	4.5V		0.55			0.55		0.55	
I <sub>I</sub>	V <sub>I</sub> = 5.5V または GND	0~5.5V		±1			±1		±1	μA
I <sub>OZ</sub>	V <sub>O</sub> = V <sub>CC</sub> または GND	5.5V		±5			±5		±5	μA
I <sub>CC</sub>	V <sub>I</sub> = V <sub>CC</sub> または GND、I <sub>O</sub> = 0	5.5V		20			20		20	μA
I <sub>OFF</sub>	V <sub>I</sub> または V <sub>O</sub> = 0~5.5V	0		5			5		5	μA
C <sub>i</sub>	V <sub>I</sub> = V <sub>CC</sub> または GND	3.3V		2						pF

## 6.6 スイッチング特性、V<sub>CC</sub> = 2.5V±0.2V

自由気流での推奨動作温度範囲内 (特に記述のない限り)(「負荷回路および電圧波形」を参照)

パラメータ	始点(入力)	終点(出力)	負荷容量	T <sub>A</sub> = 25°C			-40°C~85°C		-40°C~125°C	
				最小値	標準値	最大値	最小値	最大値	最小値	
t <sub>pd</sub>	A	Y	C <sub>L</sub> = 15pF	6.7	11.3	1	13.5	1	13.5	ns
t <sub>en</sub>	OE	Y		8.5	16.6	1	19.5	1	19.5	
t <sub>dis</sub>	OE	Y		8.4	13.1	1	15	1	15	
t <sub>pd</sub>	A	Y	C <sub>L</sub> = 50pF	8.7	15.9	1	18.5	1	18.5	ns
t <sub>en</sub>	OE	Y		10.5	20.7	1	24	1	24	
t <sub>dis</sub>	OE	Y		12.3	17.9	1	20	1	20	
t <sub>sk(o)</sub>					2		2		2	

## 6.7 スイッチング特性、V<sub>CC</sub> = 3.3V ± 0.3V

自由空気での推奨動作温度範囲内 (特に記述のない限り)(「負荷回路および電圧波形」を参照)

パラメータ	始点(入力)	終点(出力)	負荷容量	T <sub>A</sub> = 25°C			-40°C~85°C		-40°C~125°C	
				最小値	標準値	最大値	最小値	最大値	最小値	
t <sub>pd</sub>	A	Y	C <sub>L</sub> = 15pF	4.8	7	1	8.5	1	8.5	ns
t <sub>en</sub>	OE	Y		6.1	10.5	1	12.5	1	12.5	
t <sub>dis</sub>	OE	Y		5.8	11	1	12	1	12	
t <sub>pd</sub>	A	Y	C <sub>L</sub> = 50pF	6.1	10.5	1	12	1	12	ns
t <sub>en</sub>	OE	Y		7.4	14	1	16	1	16	
t <sub>dis</sub>	OE	Y		8.8	15.4	1	17.5	1	17.5	
t <sub>sk(o)</sub>					1.5		1.5		1.5	

## 6.8 スイッチング特性、 $V_{CC} = 5V \pm 0.5V$

自由気流での推奨動作温度範囲内 (特に記述のない限り)(「[負荷回路および電圧波形](#)」を参照)

パラメータ	始点 (入力)	終点 (出力)	負荷 容量	$T_A = 25^\circ C$			$-40^\circ C \sim 85^\circ C$		$-40^\circ C \sim 125^\circ C$		単位
				最小 値	標準値	最大値	最小値	最大値	最小値	最大値	
$t_{pd}$	A	Y	$C_L = 15pF$	3.5	5	1	6	1	6	1	ns
$t_{en}$	$\overline{OE}$	Y		4.3	7.2	1	8.5	1	8.5	1	
$t_{dis}$	$\overline{OE}$	Y		3.9	7.5	1	8	1	8	1	
$t_{pd}$	A	Y	$C_L = 50pF$	4.3	7	1	8	1	8	1	ns
$t_{en}$	$\overline{OE}$	Y		5.3	9.2	1	10.5	1	10.5	1	
$t_{dis}$	$\overline{OE}$	Y		5.6	8.8	1	10	1	10	1	
$t_{sk(o)}$					1			1		1	

## 6.9 ノイズ特性

$V_{CC} = 3.3V$ 、 $C_L = 50pF$ 、 $T_A = 25^\circ C$  ([\(1\)](#))

パラメータ	SN74LV541A			単位
	最小値	代表値	最大値	
$V_{OL(P)}$ 低ノイズ出力、最大動的 $V_{OL}$	0.5	0.8		V
$V_{OL(V)}$ 低ノイズ出力、最小動的 $V_{OL}$	-0.4	-0.8		V
$V_{OH(V)}$ 低ノイズ出力、最小動的 $V_{OH}$	2.9			V
$V_{IH(D)}$ High レベル動的入力電圧	2.31			V
$V_{IL(D)}$ Low レベル動的入力電圧		0.99		V

(1) 特性は表面実装パッケージに限定です。

## 6.10 動作特性

$T_A = 25^\circ C$

パラメータ		テスト条件		$V_{CC}$	代表値	単位
$C_{pd}$ 電力散逸容量	出力イネーブル	$C_L = 50pF$ 、 $f = 10MHz$		3.3V	16.3	pF
				5V	17.8	

## 6.11 代表的特性




図 6-1. Low 状態での出力電圧、2.3V および 3V 電源




図 6-2. Low 状態での出力電圧、4.5V および 5.5V 電源




図 6-3. High 状態での出力電圧、2.3V および 3V 電源




図 6-4. High 状態での出力電圧、4.5V および 5.5V 電源




図 6-5. 入力電圧に対する消費電流、2.5V 電源




図 6-6. 入力電圧に対する消費電流、3.3V および 5V 電源

## 6.11 代表的特性 (continued)




図 6-7. TPD と温度との関係





図 6-8. 25°Cでの TPD と V<sub>CC</sub> との関係

## 7 パラメータ測定情報



NOTES: A.  $C_L$  includes probe and jig capacitance.

- B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
- C. All input pulses are supplied by generators having the following characteristics: PRR  $\leq$  1 MHz,  $Z_O = 50 \Omega$ ,  $t_r \leq 3$  ns,  $t_f \leq 3$  ns.
- D. The outputs are measured one at a time, with one input transition per measurement.
- E.  $t_{PLZ}$  and  $t_{PHZ}$  are the same as  $t_{dis}$ .
- F.  $t_{PZL}$  and  $t_{PZH}$  are the same as  $t_{en}$ .
- G.  $t_{PHL}$  and  $t_{PLH}$  are the same as  $t_{pd}$ .
- H. All parameters and waveforms are not applicable to all devices.

図 7-1. 負荷回路および電圧波形

## 8 詳細説明

### 8.1 概要

SN74LV541A デバイスは、2V~5.5V の  $V_{CC}$  で動作するように設計されたオクタル・バッファ / ドライバです。

SN74LV541A デバイスは、バス・ラインまたはバッファ・メモリ・アドレス・レジスタの駆動に最適です。入力と出力をパッケージの反対側に配置しているため、プリント基板のレイアウトが容易です。

3 ステート制御ゲートは、アクティブ Low 入力を備えた 2 入力 AND ゲートです。そのため、出力イネーブル ( $\overline{OE1}$  または  $\overline{OE2}$ ) 入力のいずれかが High になると、対応するすべての出力が高インピーダンス状態になります。出力は、高インピーダンス状態でないとき、非反転データを提供します。

電源投入または電源切断時に高インピーダンス状態を確保するため、 $\overline{OE}$  はプルアップ抵抗経由で  $V_{CC}$  に接続する必要があります。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

SN74LV541A デバイスは、 $I_{off}$  を使用する部分的パワーダウン・アプリケーション用に完全に動作が規定されています。 $I_{off}$  回路が出力をディセーブルにするので、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。

### 8.2 機能ブロック図




図 8-1. 論理図 (正論理)

### 8.3 機能説明

#### 8.3.1 平衡な CMOS 3 ステート出力

このデバイスには、平衡な CMOS 3 ステート出力が内蔵されています。High、Low、高インピーダンスの 3 つの状態は、これらの出力に対応できます。平衡化という用語は、このデバイスが同様の電流をシンクおよびソースできることを示します。このデバイスの駆動能力により、軽負荷に高速エッジが生成されるため、リングングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

高インピーダンス・モードに移行したとき、出力は電流のソースとシンクのどちらも行いません。ただし、「電気的特性」表に定義されている小さなリーキ電流は例外です。高インピーダンス状態では、出力電圧はデバイスによって制御されず、外部要因に依存します。ノードに他のドライバが接続されていない場合、これはフローティング・ノードと呼ばれ、電圧は不明です。出力にプルアップ抵抗またはプルダウン抵抗を接続することで、高インピーダンス状態の出力に既知の電圧を供給できます。抵抗の値は、寄生容量や消費電力の制限など複数の要因に依存します。通常、これらの要件を満たすために  $10\text{k}\Omega$  の抵抗を使用できます。

未使用の 3 ステート CMOS 出力は、未接続のままにする必要があります。

### 8.3.2 部分的パワーダウン ( $I_{off}$ )

このデバイスには、電源ピンが  $0V$  に保持されているときにすべての出力をディセーブルする回路が内蔵されています。ディセーブル時には、印加された入力電圧に関係なく、出力は電流をソースまたはシンクしません。各出力のリーク電流の量は、「電気的特性」表の  $I_{off}$  仕様によって定義されます。

### 8.3.3 クランプ・ダイオード構造

図 8-2 は、このデバイスの入力と出力に負のクランプ・ダイオードのみが配置されていることを示しています。

#### 注意

「絶対最大定格」表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧の定格を超えることがあります。




図 8-2. 各入力と出力に対するクランプ・ダイオードの電気的配置

### 8.4 デバイスの機能モード

表 8-1. 機能表  
(各バッファまたはドライバ)

入力			出力 Y
OE1	OE2	A	
L	L	L	L
L	L	H	H
H	X	X	Z
X	H	X	Z

## 9 アプリケーションと実装

### 注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 9.1 アプリケーション情報

SN74LV541A は、比較的長いパターンや伝送線路で信号を駆動するために使用できます。ドライバ、伝送線路、レシーバの間のインピーダンス・ミスマッチに起因するリギングを低減するために、トランミッタの出力と直列に配置した直列ダンピング抵抗を使用できます。「アプリケーション曲線」セクションの図は、3 つの個別の抵抗値を持つ受信信号を示しています。この種のアプリケーションでは、わずかな抵抗だけで信号の整合性に大きな影響を及ぼす可能性があります。

### 9.2 代表的なアプリケーション




図 9-1. 代表的なアプリケーション回路図

#### 9.2.1 電源に関する考慮事項

目的の電源電圧が「推奨動作条件」で規定されている範囲内であることを確認します。「電気的特性」セクションに記載されているように、電源電圧はデバイスの電気的特性を設定します。

正の電圧電源は、「電気的特性」に示されている最大静的電源電流  $I_{CC}$  に SN74LV541A のすべての出力がソースとする合計電流を加えた電流と、スイッチングに必要な過渡電流をソースできる必要があります。ロジック・デバイスは、正の電源から供給される電流量のみをソースできます。「絶対最大定格」に記載されている  $V_{CC}$  を流れる最大合計電流を超えないようにしてください。

グラントは、SN74LV541A のすべての出力によってシンクされる合計電流に「電気的特性」に記載されている最大電源電流  $I_{CC}$  を加えた電流と、スイッチングに必要な過渡電流をシンクできる必要があります。ロジック・デバイスは、グラント接続にシンクできる電流量のみをシンクできます。「絶対最大定格」に記載されている  $GND$  を流れる最大合計電流を超えないようにしてください。

SN74LV541A は、データシートのすべての仕様を満たしながら、合計容量が 50pF 以下の負荷を駆動できます。より大きな容量性負荷を印加することができますが、50pF を超えないようにすることを推奨します。

SN74LV541A は、「電気的特性」表に定義されている出力電圧および電流 ( $V_{OH}$  および  $V_{OL}$ ) で、 $R_L \geq V_O / I_O$  で記述される合計抵抗の負荷を駆動できます。HIGH 状態で出力する場合、式の出力電圧は、測定された出力電圧と  $V_{CC}$  ピンの電源電圧との差として定義されます。

総消費電力は、『CMOS の消費電力と CPD の計算』に記載されている情報を使用して計算できます。

熱上昇は、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』に記載されている情報を使用して計算できます。

#### 注意

「絶対最大定格」に記載されている最大接合部温度  $T_{J(max)}$  は、デバイスの損傷を防止するための追加の制限です。「絶対最大定格」に記載されている値を超えないようにしてください。これらの制限値は、デバイスの損傷を防止するために規定されています。

#### 9.2.2 入力に関する考慮事項

入力信号がロジック LOW と見なされるには  $V_{IL(max)}$  を下回る必要があります、ロジック HIGH と見なされるには  $V_{IH(min)}$  を上回る必要があります。「絶対最大定格」に記載されている最大入力電圧範囲を超えないようにしてください。

未使用的入力は、 $V_{CC}$  またはグランドに終端する必要があります。入力がまったく使用されていない場合は、未使用的入力を直接終端できます。入力が時々使用される場合、または常には使用されない場合は、プルアップ抵抗またはプルダウン抵抗を使用して接続できます。デフォルト状態が HIGH の場合はプルアップ抵抗を使用し、デフォルト状態が LOW の場合はプルダウン抵抗を使用します。コントローラの駆動電流、SN74LV541A へのリーク電流（「電気的特性」で規定）、および必要な入力遷移レートによって抵抗のサイズが制限されます。これらの要因により、多くの場合は  $10k\Omega$  の抵抗値が使用されます。

SN74LV541A には CMOS 入力があるため、正しく動作させるためには、「推奨動作条件」表に定義されているように、入力遷移が高速である必要があります。入力遷移が遅いと、発振が発生し、消費電力が増加して、デバイスの信頼性が低下する可能性があります。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

#### 9.2.3 出力に関する考慮事項

出力 HIGH 電圧は、正の電源電圧を使用して生成します。「電気的特性」の  $V_{OH}$  仕様に規定されているように、出力から電流を引き込むと出力電圧が低下します。出力 LOW 電圧は、グランド電圧を使用して生成します。「電気的特性」の  $V_{OL}$  仕様に規定されているように、出力に電流をシンクすると出力電圧が上昇します。

非常に短い期間であっても、逆の状態になる可能性があるプッシュプル出力同士は、直接接続しないでください。これにより過電流が発生し、デバイスが損傷する可能性があります。

同じデバイス内で、同じ入力信号を持つ 2 つのチャネルを並列に接続すると、出力駆動能力を高めることができます。

未使用的出力はフローティングのままにできます。出力を直接  $V_{CC}$  またはグランドに接続しないでください。

このデバイスの出力の詳細については、「機能説明」セクションを参照してください。

#### 9.2.4 詳細な設計手順

1.  $V_{CC}$  と GND の間にデカッピング・コンデンサを追加します。このコンデンサは物理的にデバイスの近く、かつ  $V_{CC}$  ピンと GND ピンの両方に電気的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
2. 出力の容量性負荷が  $50pF$  以下であることを確認します。これは厳密な制限ではありませんが、設計上、性能が最適化されます。これは、SN74LV541A から 1 つまたは複数の受信デバイスまでの短い適切なサイズのトレースを提供することで実現できます。
3. 出力の抵抗性負荷が  $(V_{CC} / I_{O(max)}) \Omega$  より大きいことを確認します。これを行うと、「絶対最大定格」の最大出力電流に違反するのを防ぐことができます。ほとんどの CMOS 入力には、 $M\Omega$  で測定される抵抗性負荷があります。これは、前に計算した最小値よりもはるかに大きくなります。
4. 热の問題がロジック・ゲートにとって問題となることはほとんどありません。ただし、消費電力と熱の上昇は、アプリケーション・レポート『CMOS 消費電力と CPD の計算』に記載されている手順を使用して計算できます。

### 9.2.5 アプリケーション曲線




図 9-2. スイッチング特性の比較

### 9.3 電源に関する推奨事項

電源には、「[推奨動作条件](#)」表に記載されている最小電源電圧定格と最大電源電圧定格の間の任意の電圧を使用できます。

電源の障害を防止するため、各  $V_{CC}$  ピンに適切なバイパス・コンデンサを配置する必要があります。単電源のデバイスには、 $0.1\mu\text{F}$  を推奨します。 $V_{CC}$  ピンが複数ある場合、各電源ピンに対して  $0.01\mu\text{F}$  または  $0.022\mu\text{F}$  を推奨します。複数のバイパス・コンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。 $0.1\mu\text{F}$  と  $1\mu\text{F}$  のコンデンサを並列に使用するのが一般的です。最良の結果を得るため、バイパス・コンデンサは電源ピンのできるだけ近くに配置してください。

### 9.4 レイアウト

#### 9.4.1 レイアウトのガイドライン

多ビット・ロジック・デバイスを使用する場合、入力をフローティングにしないでください。多くの場合、デジタル・ロジック・デバイスの機能または機能の一部は使用されません。例えば、トリプル入力 AND ゲートの 2 入力のみを使用する場合や、4 バッファ・ゲートのうち 3 入力のみを使用する場合です。このような入力ピンを未接続のままにしないでください。外部接続の電圧が未確定の場合、動作状態が不定になるためです。

図 9-3 の仕様は、あらゆる状況で遵守する必要があります。デジタル・ロジック・デバイスの未使用の入力はすべて、フローティングにならないように、High または Low バイアスに接続する必要があります。特定の未使用の入力に対して適用が必要となるロジック・レベルは、デバイスの機能により異なります。一般に、GND または  $V_{CC}$  のうち、より適切であるかより利便性の高い方に接続されます。本部品がトランシーバでない限り、出力をフローティングにすることが許容されます。トランシーバに出力イネーブル・ピンがある場合、アサートされると本部品の出力セクションがディセーブルになります。これによって I/O の入力セクションはディセーブルされないため、ディセーブル時にもフローティングにできません。

#### 9.4.2 レイアウト例




図 9-3. RKS パッケージに封止した SN74LV541A のレイアウト例

## 10 デバイスおよびドキュメントのサポート

### 10.1 ドキュメントのサポート

#### 10.1.1 関連資料

関連資料については、以下を参照してください。

- ・テキサス・インスツルメンツ、『CMOS の消費電力と Cpd の計算』
- ・テキサス・インスツルメンツ、『低速またはフローティング CMOS 入力の影響』アプリケーション・ノート
- ・テキサス・インスツルメンツ、『標準リニア / ロジック (SLL) パッケージおよびデバイスの熱特性』

### 10.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[ti.com](http://ti.com) のデバイス製品フォルダを開いてください。「更新の通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

### 10.3 サポート・リソース

TI E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の使用条件を参照してください。

### 10.4 商標

TI E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 10.5 用語集

#### テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

### 10.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 10.7 用語集

#### テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

## 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスについて利用可能な最新のデータです。このデータは、予告なしに、また、ドキュメントの改訂なしに変更される場合があります。本データシートのブラウザ版を使用している場合は、画面左側のナビゲーションをご覧ください。

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">SN74LV541ADBR</a>	Active	Production	SSOP (DB)   20	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV541A
SN74LV541ADBR.A	Active	Production	SSOP (DB)   20	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV541A
SN74LV541ADBRE4	Active	Production	SSOP (DB)   20	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV541A
<a href="#">SN74LV541ADGSR</a>	Active	Production	VSSOP (DGS)   20	5000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L541A
SN74LV541ADGSR.A	Active	Production	VSSOP (DGS)   20	5000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L541A
<a href="#">SN74LV541ADW</a>	Obsolete	Production	SOIC (DW)   20	-	-	Call TI	Call TI	-40 to 125	LV541A
<a href="#">SN74LV541ADWR</a>	Active	Production	SOIC (DW)   20	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV541A
SN74LV541ADWR.A	Active	Production	SOIC (DW)   20	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV541A
<a href="#">SN74LV541ANSR</a>	Active	Production	SOP (NS)   20	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	74LV541A
SN74LV541ANSR.A	Active	Production	SOP (NS)   20	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	74LV541A
<a href="#">SN74LV541APWR</a>	Active	Production	TSSOP (PW)   20	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV541A
SN74LV541APWR.A	Active	Production	TSSOP (PW)   20	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV541A
<a href="#">SN74LV541APWRG4</a>	Active	Production	TSSOP (PW)   20	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV541A
SN74LV541APWRG4.A	Active	Production	TSSOP (PW)   20	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV541A
<a href="#">SN74LV541ARGYR</a>	Active	Production	VQFN (RGY)   20	3000   LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	LV541A
SN74LV541ARGYR.A	Active	Production	VQFN (RGY)   20	3000   LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	LV541A
<a href="#">SN74LV541ARKSR</a>	Active	Production	VQFN (RKS)   20	3000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	LV541A
SN74LV541ARKSR.A	Active	Production	VQFN (RKS)   20	3000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	LV541A

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF SN74LV541A :**


- Automotive : [SN74LV541A-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects


**TAPE AND REEL INFORMATION**

A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**

\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74LV541ADGSR	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
SN74LV541ADWR	SOIC	DW	20	2000	330.0	24.4	10.9	13.3	2.7	12.0	24.0	Q1
SN74LV541ADWR	SOIC	DW	20	2000	330.0	24.4	10.8	13.3	2.7	12.0	24.0	Q1
SN74LV541ANSR	SOP	NS	20	2000	330.0	24.4	8.4	13.0	2.5	12.0	24.0	Q1
SN74LV541APWR	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
SN74LV541APWRG4	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
SN74LV541APWRG4	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
SN74LV541ARGYR	VQFN	RGY	20	3000	330.0	12.4	3.71	4.71	1.1	8.0	12.0	Q1
SN74LV541ARKSR	VQFN	RKS	20	3000	180.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74LV541ADGSR	VSSOP	DGS	20	5000	353.0	353.0	32.0
SN74LV541ADWR	SOIC	DW	20	2000	356.0	356.0	45.0
SN74LV541ADWR	SOIC	DW	20	2000	356.0	356.0	45.0
SN74LV541ANSR	SOP	NS	20	2000	356.0	356.0	45.0
SN74LV541APWR	TSSOP	PW	20	2000	353.0	353.0	32.0
SN74LV541APWRG4	TSSOP	PW	20	2000	353.0	353.0	32.0
SN74LV541APWRG4	TSSOP	PW	20	2000	353.0	353.0	32.0
SN74LV541ARGYR	VQFN	RGY	20	3000	353.0	353.0	32.0
SN74LV541ARKSR	VQFN	RKS	20	3000	210.0	185.0	35.0


# PACKAGE OUTLINE

PW0020A



TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



## NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT


PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220206/A 02/2017

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220206/A 02/2017

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

# PACKAGE OUTLINE

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

# EXAMPLE BOARD LAYOUT

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226367/A 10/2020

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 ([www.ti.com/lit/slma002](http://www.ti.com/lit/slma002)) and SLMA004 ([www.ti.com/lit/slma004](http://www.ti.com/lit/slma004)).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 16X

4226367/A 10/2020

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.


# PACKAGE OUTLINE

**DB0020A**



**SSOP - 2 mm max height**

SMALL OUTLINE PACKAGE



**NOTES:**


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-150.

# EXAMPLE BOARD LAYOUT


DB0020A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4214851/B 08/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DB0020A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4214851/B 08/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## GENERIC PACKAGE VIEW


**RKS 20**

**VQFN - 1 mm max height**

**2.5 x 4.5, 0.5 mm pitch**

**PLASTIC QUAD FLATPACK - NO LEAD**

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4226872/A


RKS0020A



# PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4222490/B 02/2021

## NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

# EXAMPLE BOARD LAYOUT


RKS0020A

VQFN - 1 mm max height


PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE  
SCALE:20X



NON SOLDER MASK  
DEFINED  
(PREFERRED)



SOLDER MASK  
DEFINED

SOLDER MASK DETAILS

4222490/B 02/2021

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
5. Vias are optional depending on application, refer to device data sheet. If some or all are implemented, recommended via locations are shown.

## EXAMPLE STENCIL DESIGN

RKS0020A

## VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



## SOLDER PASTE EXAMPLE BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD  
83% PRINTED SOLDER COVERAGE BY AREA  
SCALE:25X

4222490/B 02/2021

#### NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

## MECHANICAL DATA

**NS (R-PDSO-G\*\*)**

**14-PINS SHOWN**

**PLASTIC SMALL-OUTLINE PACKAGE**



- NOTES: A. All linear dimensions are in millimeters.  
 B. This drawing is subject to change without notice.  
 C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.

## GENERIC PACKAGE VIEW


**RGY 20**

**VQFN - 1 mm max height**

**3.5 x 4.5, 0.5 mm pitch**


**PLASTIC QUAD FGLATPACK - NO LEAD**

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4225264/A


**RGY0020A**



# PACKAGE OUTLINE

## VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4225320/A 09/2019

### NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

# EXAMPLE BOARD LAYOUT


RGY0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:18X



SOLDER MASK DETAILS

4225320/A 09/2019

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

RGY0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 21  
78% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE  
SCALE:20X

4225320/A 09/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


# PACKAGE OUTLINE

DW0020A



SOIC - 2.65 mm max height

SOIC



## NOTES:


- All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm per side.
- Reference JEDEC registration MS-013.

# EXAMPLE BOARD LAYOUT


DW0020A

SOIC - 2.65 mm max height

SOIC



LAND PATTERN EXAMPLE  
SCALE:6X



SOLDER MASK DETAILS

4220724/A 05/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DW0020A

SOIC - 2.65 mm max height

SOIC



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:6X

4220724/A 05/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月