作者：T德州仪器无线基础设施业务开发经理Matthias Feulner

多通道接收机需要串行接口

高速模拟数字转换器 (ADC) 以串行方式提供输出数据已有四、五年。第一代具有串行低压差分信号 (LVDS) 接口的组件，主要是由医疗成像等高密度应用推动发展，例如每台设备拥有多达256个信道的超声扫描仪（图1）。在基频采样架构中，这类应用通常需要中等水平的40-65MSPS采样速率，以及10-12位的模拟数字转换分辨率。这最多能让它们把8个通道整合至单一封装，并将每个通道的耗电量维持在100mW左右 [1]。

图1：医疗超声扫描仪的接收机信号链

在此同时，通信接收机的模拟数字转换器却未采取这种做法，主要原因有二：

• 一般而言，提高分辨率和采样速率以及支持中频采样都会增加耗电(早期组件通常会超过1W)，因此无法将多个信道整合进一颗组件；
• 一般而言，提高分辨率和采样速率以及支持中频采样都会增加耗电(早期组件通常会超过1W)，因此无法将多个信道整合进一颗组件；

这个情况最近有了改变，许多新出现的无线通信接收机架构已能兼顾高分辨率、采样速率以及高信道密度。促使新架构出现的主要原因有两点：

直接转换 (又称为零中频) 接收机：无线通信最早采用两级转换式接收机架构，也就是利用两级降频转换电路先将信号频率从射频 (1-2GHz范围) 转换到数百个MHz的第一中频，再转换到数十个MHz的第二中频，最后才由模拟数字转换器进行采样（图2第一部份）。双转换架构接收机不仅复杂，还需要许多零件，成本很高。因此第二代架构就改用高中频采样接收机，既能省下第二级转换电路，又能在对更高输入频率的信号采样时，充份利用模拟数字转换器的强大性能（图2第二部份）。直接转换或零中频接收机则是目前最新的发展趋势，它们利用IQ解调器直接将信号频率从射频降至基频，同时将信号分为同相和正交 (quadrature-phase) 两个部份；由于这两个部份必须同时进行采样，所以每个接收通道都需要两个模拟数字转换器（图2第三部份）。

图2：通信接收机演变过程

先进的天线架构或多进多出 (MIMO) 之类的智能型天线会采用多组 (发射机和) 接收机信号链，以便利用多个天线进行相位、频率或编码分集 (diversity)。这种做法的优点是能提高系统产出、峰值数据速率、链路传输容限和频谱效率。

系统可将这两种做法结合在一起，像图3就是以n组天线进行接收分集的直接转换接收机通用方块图。举例来说，利用两个天线进行分集的接收机已广泛用于GSM和WCDMA基地台，利用四组天线进行分集的做法也随着WiMAX出现而日益流行。现在，中国大陆的TD-SCDMA标准甚至采用了八个天线分集的智能型天线架构。

图3：在n组天线分集架构中采用直接降频转换和I/Q采样的通信接收机

随着通信接收机的信道密度变大，设计人员也更想要采用串行输出型多信道模拟数字转换器，以便将空间和成本最佳化。另外，由于中频采样模拟数字转换器的耗电降低和串行连结技术的进步，现有具串行LVDS接口的多信道转换器已能在更高分辨率下 (通常为14位) 进行中频采样，并支持WiMAX (例如112MSPS) 和WCDMA (例如122.8MSPS) 等需要更高采样速率的应用。

作者简介

德州仪器 (TI) 的ADS6425 [2] 就是具有串行LVDS接口的新一代多信道模拟数字转换器范例，这款四信道12位转换器的最大采样速率125MSPS，并且是TI引脚兼容、采样速率80-125MSPS、2/4信道和12/14位模拟数字转换器产品线的首颗组件（图4）。

图4：ADS6425的评估板，这款4信道12位模拟数字转换器的采样速率高达125MSPS

使用串行LVDS接口的好处是能减少I/O数目和封装大小，使组件能采用体积仅9 × 9毫米的64引脚QFN封装。另外，这种接口所需的额外电路也少于其它串行接口，并能将耗电量减至最少。这是因为LVDS接口采用低压差分信号摆幅，使得每个通道的耗电量只有410mW；另一方面，LVDS信号还能限制电磁辐射 (因为低电压摆幅) 和提供很高的干扰耐受性 (因为差动信号)。另外，此组件也能调整LVDS驱动器的驱动电流，例如在线路很长时调整为额定电流值3.5mA的两倍，或在其它情况下减少驱动电流以便进一步节省耗电，同时将高速信号线的电磁辐射降到最低。

这种接口架构称为“时钟-数据-框架”接口 (clock-data-frame，参考图5)，会用到下列差动信号线：

• 串行数字采样数据：每个模拟数字转换器信道都能通过1个 (14位最大采样速率65MSPS，等于910Mbps数据速率) 或2个串行端口 (14位最大采样速率125MSPS，等于每个端口875Mbps数据速率) 输出数据，这能提高最大分辨率和采样速率，使其性能超越旧架构；
• 1个位时钟，频率为12位模拟数字转换器采样频率的6倍，都能记录上升和下降边缘处于DDR模式的串行数据接口时间；
• 框架同步时钟，其频率和模拟数字转换器的采样频率频率相同，接收装置可利用它判断数据字符边界。

图5：具有时钟-数据-框架输出接口的串行模拟数字转换器 [2]

这个新型数据转换器系列还提供下列增强功能：

一个可编程输入信号增益缓冲器：它能调整模拟数字转换器的输入信号强度，同时提供0和3.5dB粗调增益步长，以及步长为1dB的0-6dB增益微调范围，让小信号也能充份利用2V峰对峰的满刻度输入范围。另外，它还能在略为牺牲信号信噪比 (SNR) 的情况下，大幅提高转换器的无杂散号动态范围 (SFDR)。这些调整幅度与输入振幅并不相同，尤其输入频率较高时更是如此，所以能提高信号对噪声与失真比 (SINAD)（图6）。

图6：利用输入缓冲器增益改善模拟数字转换器的SFDR和SINAD

一个采样频率输入的可编程增益缓冲器：采样频率的振幅越小，信号抖动造成的影响就越大，因此频率信号摆幅越大越好。这个增益缓冲器就能增强输入频率振幅，确保电路在频率振幅很小时仍能正常操作。

串行接口的优点

在数据转换器上使用串行LVDS接口有下列多项好处：

• 减少数据转换器封装和I/O线路所需的电路板面积，使电路板布局更简单，并减少所需的电路板层数。举例来说，14位分辨率的四信道模拟数字转换器只需使用小巧的9 × 9毫米、64引脚QFN封装，无论封装体积或I/O数目都比先前的组件减少一半以上
• 减少数字处理组件的I/O引脚数，进而降低封装成本：这对使用高分辨率数据转换器的无线通信系统特别有帮助，因为在这类应用中，数据转换器和逻辑组件的封装体积及成本主要由I/O数目决定，而不是芯片大小；
• 由于接口相同，接收处理组件通过软件即可轻松改变分辨率和采样速率；
• 提供双流输出，能扩大所支持的分辨率和采样速率范围，最高可支持14位分辨率下达到125MSPS采样速率。

参考数据：