成功之道

在无线、有线以及数字消费类市场领域，尖端 CMOS 技术是 TI 信号处理产品的基础。TI 是最早开始在 300 毫米晶圆上采用尖端 90nm 技术和 65nm 生产上进行量产的公司之一。如今，我们正致力于开发 45nm 工艺技术。在众多推出具有最高性能 CMOS 工艺的公司中，TI 已确立了自身作为业界低功耗领先者的地位，而功耗的降低将有助于延长无线通信以及其他便携式应用领域的电池寿命。

返回页首

90nm CMOS

自从 TI 开始采用其高级 90nm CMOS 工艺进行量产，我们已采用该工艺制造了超过 6 亿个器件，不同生产阶段的设计超过 60 多种。这包括业界首次交付单芯片移动电话设备，使得更经济高效、高级无线手持终端能够满足大众市场、语音集中型市场的需求。对于 2.5G 和 3G 无线手持终端，采用 90nm 工艺在处理语音、视频以及数据时将速度提高三倍，同时不会造成功耗影响。

TI 的 90nm 技术在提供更小型、更高性能、更低功耗产品的同时节省了三分之一的裸片尺寸。我们的高级集成功能支持各种模拟和 RF 组件，包括 TI 独特的、突破性 DRP™ 或数字无线电处理器，该架构可简化 RF 处理并显著降低无线传输和接收功能的功耗。此方法延长了无线设备的电池寿命，并腾出了电路板的空间，从而增强了先进多媒体设备的功能。

随着晶体管门 (transistor gate) 宽度已降至 37nm，TI 将基本物理原理推进到了已知的极限 - 所有这一切都是为了追求超过 TI 的 130nm 工艺性能的 50% 的更高性能。90nm 工艺第一次实现了在相同裸片上能够放置不同阈值的晶体管，TI 芯片设计人员可采用低阈值晶体管提高关键路径的性能，同时节约其他电路的功耗。我们优化了三种不同的工艺流程：一是制造超高性能的产品，如服务器微处理器；二是制造具有超低功耗便携式产品的工艺；三是在性能与功耗之间要求实现最佳平衡的器件。

TI 的最高性能 CMOS 逻辑采用其业界领先的 (37nm) 门长度以及高效率的栅极介电层缩放，能够降低电容，并增大驱动电流，这是晶体管交换开关速度的主要因素，并进而决定了处理器的工作频率。将其他方面的改善相结合，也会提高 NMOS 与 PMOS 晶体管的性能，这包括晶体管通道传导应力，以提高电子移动性，降低门电阻的镍硅化物，以及超薄的源极/漏极连接。

返回页首

65nm CMOS

在 2005 年初，TI 率先推出采用其先进的 65nm 工艺的完整功能的无线数字基带设备。从那时起，10 种设计已投入生产，发货总数超过 1000 万个。此工艺将 90nm 设计领域缩小一半，将晶体管性能提升了 40%，并以 1000 的系数降低空闲晶体管的漏电功率。

TI 的 65nm 工艺在高度集成的片上系统 (SoC) 解决方案中结合了数字和模拟功能。当先进的多媒体和高端数字消费类电子功能不断增加，此工艺合并了多个创新电源管理技术，以实现不断强调的低功耗。这包括 TI 的 SmartReflex™ 动态电源管理技术，自动根据用户性能需求调节电源电压，并帮助控制功耗。通过密切监视电路速度，SmartReflex 可以动态调节电压以满足确切的性能要求，而不影响整体系统性能。因此，每个工作频率都使用最小的功率，从而延长电池寿命并减少设备产生的热量。

通过采用新材料和创新制造技术，TI 还将重点放在 65nm 工艺的整体芯片性能上。此工艺技术包括多达 11 层与 OSG 低 k 电介质（k 值为 2.8 – 2.9）集成的铜互连，以及器件互连层内的电容与传播延迟。另外，TI 还包括芯片处理过程中的晶体管通道传导应力，以提高电子和空穴迁移率，降低门和源极/漏极电阻的镍硅化物，以及超薄的源极/漏极连接。差动偏移逆电流器的独特使用允许独立优化 NMOS 和 PMOS 晶体管，从而提高性能，并最大程度地减少漏电。

返回页首

45nm CMOS

TI 的 45nm 高级工艺于 2006 年 6 月推出，具有 193nm 光刻技术，可使每个硅晶圆上产出的芯片数量加倍。通过采用多种附加专有技术，TI 正将其片上系统处理器的功能提升到新的水平，包括性能提高 30%，而功耗降低 40%。

这些性能、功耗和密度上的改进为 TI 客户带来体积更小、速度更快而功耗更低的产品。对于最终用户，这些功能可带来更好的整体体验，包括便携式设备的电池寿命更长，以及可同时运行多个应用。

TI 通过利用 65nm 节点上引入的 SmartReflex™ 电源和性能管理技术，以及支持 TI 的 DRP™ 架构以在单芯片无线解决方案中集成数字射频功能，持续应对功耗方面的挑战。45nm 设计库通过包括各种模拟组件（例如电阻、电感器和电容）允许持续集成以前的独立功能，而不断扩展 SoC 功能。

45nm 工艺利用 k 值为 2.5 的超低 k 电介质，降低了 10% 的互连电容，并提升了晶体管的整体性能。这也是 TI 首次在其应力应用中使用硅锗技术，公司正在考虑在 45nm 发展蓝图的某个点上使用双工作函数金属栅，从而以较低的成本提高性能。

TI 期望首款 SoC 产品样片将于 2007 年推出。

返回页首