在邁向更自主區域架構的過程中，軟體驅動的決策需仰賴精確的時脈與穩定可靠的時脈電路。從先進駕駛輔助系統 (ADAS) 到車用資訊娛樂系統 (IVI)，再到高速數據傳輸架構，車廠正逐步導入週邊設備元件互連 (PCIe) 6.0、Gigabit 乙太網路及串聯器與解串器 (SerDes) 技術，以提升安全性並強化駕駛體驗。這些高度整合的車用系統，背後仰賴的是 體聲波 (BAW) 時脈技術，其穩定精準的頻率，就如同車輛神經系統的節奏核心 (請參閱 圖 1)。

圖 1 BAW 時脈支援 ADAS 與 IVI 功能

自駕技術推動了對人工智慧微控制器與應用處理器的需求，也帶動了 FPDLink™ SerDes、乙太網路實體層、LiDAR 和雷達感測器的採用，以實現感測與影像顯示功能。

傳統石英與 BAW 時脈技術的差異

BAW 為一種諧振器技術，透過壓電換能產生 GHz 頻率與高 Q 值共振，可直接整合至標準塑膠封裝中，與其他積體電路共存。相較於石英，BAW 不僅能達成超低抖動，也具備更高的可靠性與效能，有助於提升操作安全性、讓資料通訊更穩定，並加快處理速度。

BAW 時脈可在長達 10 年的期間維持 ±25ppm 的穩定性，有效降低因頻率漂移而影響感測器精準度的風險。其 1ppb/g 的抗振與耐衝擊性能，通過軍規標準 MIL-STD 方法 2007 與 2002 驗證，提升在惡劣車用環境中的韌性。

此外，BAW 的啟動時間小於 3ms，有助於提升即時影像分析與系統反應速度，支援 ADAS 功能，實現更遠距的偵測、更高效的感測器融合與更快速的處理，相較石英晶體的啟動時間 (小於 6ms) 具有顯著優勢。

區域架構雖然提升了時脈樹的複雜性，但 BAW 相較石英最多可節省 55% 的電路板空間，同時透過穩定的供應鏈協助設計者滿足功能安全規範。

BAW 時脈：為汽車而生的解決方案

TI 的車用 BAW 技術具備功能安全能力，可協助設計人員以低於石英方案的 FIT 值 (每十億小時故障率) 達成 ASIL D 標準，並在 ADAS、IVI 和雷達/光達系統中提供更長效的可靠性。

FIT 率是指每十億小時運作的預期故障次數，較低的整體系統 FIT 率有助於簡化 ASIL 認證。根據國際電子電機委員會 TR 62380 和國際標準化組織 ISO 26262 標準，CDC6C-Q1 振盪器 FIT 值低至 3；根據聯合電子裝置工程委員會 JESD85 標準，其可靠性為石英的 100 倍，FIT 僅為 0.3 (相較石英為 30)，有助於降低非預期故障機率並延長系統壽命。

TI 的 BAW 時脈具備低 FIT 值、強悍的環境耐受力與高時脈精度，可為各種車用子系統提供穩定且高效的解決方案。

以下終端設備範例展示了 BAW 技術如何提升性能、簡化設計並增強功能安全性。

前置攝影機：在不同架構中提升安全性

在 ADAS 中，前置攝影機透過高解析度影像進行顏色識別，能夠偵測旁觀者、限速標誌，並提供車道維持輔助及停車回饋。前置攝影機必須符合 ISO 26262 中 ASIL B 至 ASIL D 級標準。

目前與下一代的前置攝影機採用相同的時脈架構 (如 圖 2 和 圖 3 所示)，

圖 2 皆採用 CDC6C-Q1 振盪器來支援晶片系統 (SoC)，並於電子控制單元 (ECU) 中搭配兩組時脈。

圖 3 新一代架構採用 CDC6C-Q1 振盪器，支援處理器與解串器

在環景攝影機中，中央運算區由 ECU 與解串器構成。CDC6C-Q1 與石英不同，可驅動兩部解串器，進而減少元件數量、電路板空間及整體物料清單成本。

IVI：簡化時脈架構

TI 振盪器、時脈產生器與時脈緩衝器支援軟體定義車輛中的各種處理架構。設計人員可以減少複雜IVI平台中的時脈數量，以簡化系統設計。LMK3H0102-Q1 時脈產生器 (具備低功耗高速電流導向邏輯輸出) 內建的 BAW 諧振器，以及 LMK3C0105-Q1 低電壓互補式金屬氧化半導體時脈產生器，皆可省去外部時脈來源，透過分數輸出分頻器，依各元件需求頻率產生輸出，如 圖 4 所示。

圖 4 IVI 時脈拓撲

LMK3H0102-Q1 與 LMK3C0105-Q1 均具備 TI 功能安全能力，依據 ISO 26262 標準，其 FIT (Failures In Time) 失效率為 9。這些元件在走線長度達 300mm 時，所有頻帶均通過國際無線電干擾特別委員會 (CISPR) 25 Class 5 標準認證，透過展頻時脈選項維持時脈穩定性，同時降低電磁干擾。CDC6C-Q1 的電壓轉換率控制選項可以在裝置層級上控制電磁干擾，並在符合 ISO26262 標準的情況下實現低至 3 的 FIT 率，提供比石英更高的可靠性。BAW 時脈設計可支援多種元件，且相較於石英技術，其故障風險更低，有助於以更少的元件實現 IVI 平台最佳化，並降低 BOM 成本。

HPC：ADAS 網域控制器

隨著車用電子技術發展，現代車輛必須在極低延遲下處理更大量的資料。伺服器、儲存裝置及輸入/輸出周邊設備，能夠支援高效能處理器與 SoC 所需的高速資料傳輸，並兼容從 PCIe 5.0 至 PCIe 6.0 規格。為提升自動駕駛能力，ADAS SoC 越來越複雜，未來車用資料傳輸量將逐步趨近資料中心的規模。

目前 SoC 製造商與原始設備製造商皆在開發自家處理器，以支援 PCIe 5.0 與 6.0 的高速傳輸需求。LMK3H0102-Q1 支援 PCIe 6.0 所需的 100fs，並提供 34.5fs 的通用時鐘抖動。

TI 的功能安全型 BAW 時脈，專為整合 ADAS 與 IVI 的嵌入式高效能運算 (HPC) 系統而設計，這類系統結合來自攝影機、雷達與光達的感測輸入，可協助提升行車安全，保護駕駛與乘客。圖 5 展示 HPC 時脈拓撲結構。

圖 5 HPC 時脈拓撲結構

其他資源

• 立即訂購 CDC6CEVM 或 LMH3H0102EVM 評估模組。
• 前往 Clock Tree Architect 線上工具，開始設計您的 BAW 時脈架構。