ZHCSP99A November   2021  – March 2023 AWR2944

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
    1. 3.1 功能方框图
  4. 4 Revision History
  5. 5 Device Comparison
    1. 5.1 Related Products
  6. 6 Pin Configurations and Functions
    1. 6.1 Pin Diagram
    2. 6.2 Pin Attributes
    3. 6.3 Signal Descriptions - Digital
    4. 6.4 Signal Descriptions - Analog
  7. 7 Specifications
    1. 7.1  Absolute Maximum Ratings
    2. 7.2  ESD Ratings
    3. 7.3  Power-On Hours (POH)
    4. 7.4  Recommended Operating Conditions
    5. 7.5  VPP Specifications for One-Time Programmable (OTP) eFuses
      1. 7.5.1 Recommended Operating Conditions for OTP eFuse Programming
      2. 7.5.2 Hardware Requirements
      3. 7.5.3 Impact to Your Hardware Warranty
    6. 7.6  Power Supply Specifications
    7. 7.7  Power Consumption Summary
    8. 7.8  RF Specifications
    9. 7.9  Thermal Resistance Characteristics
    10. 7.10 Power Supply Sequencing and Reset Timing
    11. 7.11 Input Clocks and Oscillators
      1. 7.11.1 Clock Specifications
    12. 7.12 Peripheral Information
      1. 7.12.1  QSPI Flash Memory Peripheral
        1. 7.12.1.1 QSPI Timing Conditions
        2. 7.12.1.2 QSPI Timing Requirements #GUID-CD30070D-F132-4A2C-92CD-5AA96AE70B94/GUID-97D19708-D87E-443B-9ADF-1760CFEF6F4C #GUID-CD30070D-F132-4A2C-92CD-5AA96AE70B94/GUID-0A61EEC9-2B95-4C27-B219-18D27C8F9430
        3. 7.12.1.3 QSPI Switching Characteristics #GUID-20B35D26-AFE6-451C-B9E9-B3F2FA08097C/T4362547-64 #GUID-20B35D26-AFE6-451C-B9E9-B3F2FA08097C/T4362547-65
      2. 7.12.2  Multibuffered / Standard Serial Peripheral Interface (MibSPI)
        1. 7.12.2.1 MibSPI Peripheral Description
        2. 7.12.2.2 MibSPI Transmit and Receive RAM Organization
          1. 7.12.2.2.1 SPI Timing Conditions
          2. 7.12.2.2.2 SPI Controller Mode Switching Parameters (CLOCK PHASE = 0, SPICLK = output, SPISIMO = output, and SPISOMI = input) #GUID-20BA2ACF-4FC2-43F6-960F-1A4CA56E65A6/T4362547-236 #GUID-20BA2ACF-4FC2-43F6-960F-1A4CA56E65A6/T4362547-237 #GUID-20BA2ACF-4FC2-43F6-960F-1A4CA56E65A6/T4362547-238
          3. 7.12.2.2.3 SPI Controller Mode Switching Parameters (CLOCK PHASE = 1, SPICLK = output, SPISIMO = output, and SPISOMI = input) #GUID-517E5284-3345-461F-B07F-EB95741B1272/T4362547-244 #GUID-517E5284-3345-461F-B07F-EB95741B1272/T4362547-245 #GUID-517E5284-3345-461F-B07F-EB95741B1272/T4362547-246
        3. 7.12.2.3 SPI Peripheral Mode I/O Timings
          1. 7.12.2.3.1 SPI Peripheral Mode Switching Parameters (SPICLK = input, SPISIMO = input, and SPISOMI = output) #GUID-5C88F9F6-787B-49E2-984F-02158AB0C326/T4362547-70 #GUID-5C88F9F6-787B-49E2-984F-02158AB0C326/T4362547-71 #GUID-5C88F9F6-787B-49E2-984F-02158AB0C326/T4362547-73
      3. 7.12.3  Ethernet Switch (RGMII/RMII/MII) Peripheral
        1. 7.12.3.1  RGMII/MII Timing Conditions
        2. 7.12.3.2  RGMII Transmit Clock Switching Characteristics
        3. 7.12.3.3  RGMII Transmit Data and Control Switching Characteristics
        4. 7.12.3.4  RGMII Recieve Clock Timing Requirements
        5. 7.12.3.5  RGMII Receive Data and Control Timing Requirements
        6. 7.12.3.6  RMII Transmit Clock Switching Characteristics
        7. 7.12.3.7  RMII Transmit Data and Control Switching Characteristics
        8. 7.12.3.8  RMII Receive Clock Timing Requirements
        9. 7.12.3.9  RMII Receive Data and Control Timing Requirements
        10. 7.12.3.10 MII Transmit Switching Characteristics
        11. 7.12.3.11 MII Receive Clock Timing Requirements
        12. 7.12.3.12 MII Receive Timing Requirements
        13. 7.12.3.13 MII Transmit Clock Timing Requirements
        14. 7.12.3.14 MDIO Interface Timings
      4. 7.12.4  LVDS/Aurora Instrumentation and Measurement Peripheral
        1. 7.12.4.1 LVDS Interface Configuration
        2. 7.12.4.2 LVDS Interface Timings
      5. 7.12.5  UART Peripheral
        1. 7.12.5.1 SCI Timing Requirements
      6. 7.12.6  Inter-Integrated Circuit Interface (I2C)
        1. 7.12.6.1 I2C Timing Requirements #GUID-437677C7-D935-4733-A64D-553EFECA73F7/T4362547-185
      7. 7.12.7  Controller Area Network - Flexible Data-rate (CAN-FD)
        1. 7.12.7.1 Dynamic Characteristics for the CAN-FD TX and RX Pins
      8. 7.12.8  CSI2 Receiver Peripheral
        1. 7.12.8.1 CSI2 Switching Characteristics
      9. 7.12.9  Enhanced Pulse-Width Modulator (ePWM)
      10. 7.12.10 General-Purpose Input/Output
        1. 7.12.10.1 Switching Characteristics for Output Timing versus Load Capacitance (CL) #GUID-46919170-3C9C-440C-879B-A7700B77517D/T4362547-45 #GUID-46919170-3C9C-440C-879B-A7700B77517D/T4362547-50
    13. 7.13 Emulation and Debug
      1. 7.13.1 Emulation and Debug Description
      2. 7.13.2 JTAG Interface
        1. 7.13.2.1 Timing Requirements for IEEE 1149.1 JTAG
        2. 7.13.2.2 Switching Characteristics for IEEE 1149.1 JTAG
      3. 7.13.3 ETM Trace Interface
        1. 7.13.3.1 ETM TRACE Timing Requirements
        2. 7.13.3.2 ETM TRACE Switching Characteristics
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Subsystems
      1. 8.3.1 RF and Analog Subsystem
        1. 8.3.1.1 RF Clock Subsystem
        2. 8.3.1.2 Transmit Subsystem
        3. 8.3.1.3 Receive Subsystem
      2. 8.3.2 Processor Subsystem
      3. 8.3.3 Automotive Interfaces
    4. 8.4 Other Subsystems
      1. 8.4.1 Hardware Accelerator Subsystem
      2. 8.4.2 Security – Hardware Security Module
      3. 8.4.3 ADC Channels (Service) for User Application
  9. 9 Monitoring and Diagnostics
    1. 9.1 Monitoring and Diagnostic Mechanisms
  10. 10Applications, Implementation, and Layout
    1. 10.1 Application Information
    2. 10.2 Short and Medium Range Radar
    3. 10.3 Reference Schematic
  11. 11器件和文档支持
    1. 11.1 Device Support
    2. 11.2 Device Nomenclature
    3. 11.3 Tools and Software
    4. 11.4 Documentation support
    5. 11.5 支持资源
    6. 11.6 Trademarks
    7. 11.7 静电放电警告
    8. 11.8 术语表
  12. 12Mechanical, Packaging, and Orderable Information

1 特性

  • FMCW 收发器
    • 集成 PLL、发送器、接收器、基带和 ADC
    • 76GHz 至 81GHz 的覆盖范围，具有 5GHz 的可用带宽
    • 4 个接收通道和 3 至 4 个发送通道（AWR2943 为 3 个通道，AWR2944 为 4 个通道），带有 PCB 天线接口
    • 每发送移相器
    • 基于分数 N PLL 的超精确线性调频脉冲引擎
    • TX 功率
      • 13.5dBm
    • RX 噪声系数
      • 12dBm
    • 1MHz 时的相位噪声
      • -96dBc/Hz（76 至 77 GHz）
      • -95dBc/Hz（76 至 81GHz）

  • 内置校准和自检

    • 内置固件 (ROM)
    • 针对工艺和温度进行自校准的系统
  • 处理元件
    • Arm® Cortex-R5F® 内核（支持锁步操作）@300MHz
    • TI 数字信号处理器 C66x @360MHz
    • 用于 FFT、对数幅度、存储器压缩等运算的 TI 雷达硬件加速器 (HWA2.1)
    • 用于数据移动的多个 EDMA 实例
  • 主机接口
    • 2x CAN-FD
    • 10/100Mbps RGMII/RMII/MII 以太网
  • 支持串行闪存接口（从 QSPI 闪存加载用户应用）
  • 为用户应用提供的其他接口
    • 多达 9 个 ADC 通道
    • 2 个 SPI
    • 4 个 UART
    • I2C
    • GPIO
    • 3 个 EPWM
    • 用于原始 ADC 数据和调试仪表的四通道 Aurora LVDS 接口
    • CSI2 Rx 接口可回放捕获的数据
  • 片上 RAM
    • 3.5MB 至 4MB（AWR2943 为 3.5MB，AWR2944 为 4MB）
    • 存储器空间在 DSP、MCU 和共享 L3 之间分配
  • 器件安全（在部分器件型号上）
    • 可编程的嵌入式硬件安全模块 (HSM)
    • 支持经过身份验证和加密的安全引导
    • 客户可编程根密钥、对称密钥（256 位）、具有密钥撤销功能的非对称密钥（最高 RSA-4K 或 ECC-512）
    • 加密硬件加速器：带 ECC 的 PKA、AES（最高 256 位）、SHA（最高 512 位）、TRNG/DRGB
  • 以功能安全合规型为目标
    • 专为功能安全应用开发
    • 将提供相关文档来协助进行符合 ISO 26262 标准的功能安全系统设计
    • 以硬件完整性高达 ASIL B 级为目标
  • 符合 AEC-Q100 标准
  • 高级特性
    • 嵌入式自监控，无需使用外部处理器
    • 嵌入式干扰检测功能
  • 电源管理
    • 内置 LDO 网络，可增强 PSRR
    • LVCMOS IO 支持 3.3V 和 1.8V 双电压
  • 时钟源
    • 具有内部振荡器的 40MHz 晶体
    • 支持频率为 40MHz 的外部振荡器
    • 支持外部驱动、频率为 40MHz 的时钟（方波/正弦波）
  • 优化的电源管理解决方案
    • 推荐的 LP87745-Q1 电源管理 IC (PMIC)
      • 专为满足器件电源要求而设计的配套 PMIC
      • 灵活的映射和出厂编程配置，支持多种不同的用例
  • 成本更低的硬件设计
    • 0.65mm 间距、12mm × 12mm 倒装芯片 BGA 封装，可实现轻松组装和低成本 PCB 设计
    • 小解决方案尺寸
  • 支持汽车运行温度范围
    • 工作结温范围：-40°C 至 140°C