ZHCSHK4A August   2017  – January 2018

ADVANCE INFORMATION for pre-production products; subject to change without notice.  

  1. 1特性
  2. 2应用
  3. 3说明
    1.     简化原理图
  4. 4修订历史记录
  5. 5器件和文档支持
    1. 5.1 器件支持
      1. 5.1.1 开发支持
        1. 5.1.1.1 时钟架构
        2. 5.1.1.2 PLLatinum 仿真
        3. 5.1.1.3 TICS Pro
    2. 5.2 社区资源
    3. 5.3 商标
    4. 5.4 静电放电警告
    5. 5.5 Glossary
  6. 6机械、封装和可订购信息

特性

  • 最高时钟输出频率:3250MHz
  • 多模式:双 PLL、单 PLL 和时钟分配
  • 超低噪声,2500MHz 时:
    • 43fs RMS 抖动(12kHz 至 20MHz)
    • 49fs RMS 抖动(100Hz 至 20MHz)
    • –158dBc/Hz 本底噪声
  • 超低噪声,3200MHz 时:
    • 49fs RMS 抖动(12kHz 至 20MHz)
    • 54fs RMS 抖动(100Hz 至 100MHz)
    • –156.5dBc/Hz 本底噪声
  • PLL2
    • –230dBc/Hz PLL FOM
    • –128dBc/Hz PLL 1/f
    • 相位检测器速率高达 320MHz
    • 两个集成 VCO:2440 至 2580MHz
      和 2945 至 3205MHz
  • 多达 14 个差动器件时钟
    • CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可编程输出
  • 最多 1 个缓冲 VCXO/XO 输出
    • LVPECL、LVDS、2xLVCMOS 可编程输出
  • 3.2GHz 支持 3.13MHz 器件时钟频率
  • 3.2GHz 支持 391kHz SYSREF 频率
  • SYSREF 时钟 25ps 阶跃模拟延迟
  • 器件时钟和 SYSREF 数字延迟和动态数字延迟
  • PLL1 保持模式
  • PLL1 或 PLL2 零延迟
  • +125°C 结温
  • 支持 105°C PCB 温度(在散热焊盘上测量)