ZHCUCV1A March 2025 – June 2025 AM62L
该处理器系列支持多个通用连接外设和实例。该处理器系列支持以下外设：
以下外设（UART、MCAN、MCSPI、MCASP、I2C）实现了 IOSET。确保在定制电路板设计中使用正确的 IOSET。时序闭合基于 IOSET。
多通道串行外设接口 (MCSPI)：
该处理器系列支持 x4（四个）（x4 主域）MCSPI 实例。MCSPI 模块是一种多通道发送/接收、同步串行总线，可以在控制器模式或外设模式下运行。在控制器模式下，处理器 SPI 接口为连接的器件提供时钟。在外设模式中，连接的器件需要为处理器提供 SPI 时钟。
建议为 MCSPI 时钟输出信号串联一个 22Ω 的电阻器（作为起点）。建议将该电阻器置于靠近处理器时钟输出引脚的位置（用于重定时）。建议在靠近所连接器件时钟输入引脚的位置使用一个下拉电阻器。
对于靠近连接器件的芯片选择 (CS) 引脚，建议使用上拉电阻器。
MCSPI 外设不支持引导。OSPI0 支持 SPI 引导。
对于 MCSPI ，SPIx_D0 和 SPIx_D1 是数据线。数据线支持对信号进行编程，以发送数据（发送、输出）或接收数据（接收、输入）。对于任何可能悬空的处理器或连接器件数据线，建议并联一个拉电阻器。
建议将 SPI 连接到 x1（单个）存储器器件。连接到多个存储器器件时，建议遵循高速设计实践并执行仿真，以确保当单个时钟源连接到多个 SPI 连接器件时，布局不会产生非单调时钟转换。
请参阅以下常见问题解答：
[常见问题解答] AM6412：AM64x SPI D0 和 D1 - MISO/MOSI
常见问题解答是通用的，也可用于 AM62Lx 处理器系列。
内部集成电路 (I2C)：
请参阅下面的节 7.7.1。
通用异步接收器/发送器 (UART)：
该处理器系列支持 x8（八个）（x7 主域、x1 WKUP 域）UART 接口实例。支持的 UART 功能包括数据传输（TXD、RXD）、调制解调器控制功能（CTS、RTS）和扩展调制解调器控制信号（DCD、RI、DTR、DSR -由主域 UART1 提供支持）。
当外部 UART 接口信号直接连接到处理器 UART 接口信号时，请验证 IO 电平兼容性和失效防护的运行情况。建议预留安装位，以提供外部 ESD 保护。
建议在早期电路板版本中预留安装位，以提供 UART 引导 (UART0)，实现电路板启动和调试功能。
通用输入/输出 (GPIO)：
处理器 GPIO 包括 LVCMOS 和 SDIO 缓冲器类型，属于推挽型输出。一些特定的 IO 支持漏极开路输出型 IO 缓冲器接口。当配置为 I（输入）时，LVCMOS IO 具有输入转换要求；配置为 O（输出）时，具有电容器负载要求。通过连接的负载电容器进行仿真，以确保输出在器件特定数据表电气特性的 ROC 范围内。
有关更多信息，请参阅以下常见问题解答：
音频外设 - 多通道音频串行端口 (MCASP)：
该处理器系列支持 x3（三个）（x3 主域）音频外设实例 - 多通道音频串行端口 (MCASP)。在 x3 MCASP 上支持多达 4/6/16 个串行数据引脚（串行器），每个 MCASP 具有独立的 TX 和 RX 时钟。MCASP 支持时分多路复用 (TDM)、内部 IC 声音 (I2S) 和类似格式。建议为 MCASP 时钟输出串联一个 22Ω 电阻器（作为起点）。建议将该电阻器置于靠近处理器时钟输出引脚的位置（用于重定时）。建议在靠近所连接器件时钟输入引脚的位置使用一个下拉电阻器。
处理器 IO 缓冲器在复位期间和之后关闭。建议将任何可能悬空的处理器 IO（接口信号）与拉电阻器并联。
有关更多信息，请参阅以下常见问题解答：
[常见问题解答] AM625 / AM623 / AM620-Q1 / AM62A / AM62P / AM62D-Q1 / AM62L 设计建议/定制电路板硬件设计- 与 MCASP 相关的疑问
工业和控制接口：
该处理器系列支持多个工业和控制接口实例（请参阅器件特定数据表的器件比较 表）。
模块化控制器局域网 (MCAN)，完整支持 CAN-FD：
该处理器系列支持 x3（三个）（x3 主域）模块化控制器局域网 (MCAN) 实例，完整支持 CAN-FD。
MCAN 模块支持传统 CAN 和 CAN-FD（具有灵活数据速率的 CAN）规范。
处理器 IO 缓冲器在复位期间和之后关闭。建议将任何可能悬空的处理器 IO（MCAN 接口信号）与拉电阻器并联。
可以使用 SysConfig-PinMux 工具配置所需的接口。
有关支持的外设的更多信息，请参阅器件特定 TRM 中的外设 一章。