ZHCUCH6D August   2024  – June 2025 F29H850TU , F29H859TU-Q1

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   5
  6. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  7. 2硬件
    1. 2.1  快速入门设置
      1. 2.1.1 配置 1：独立配置
      2. 2.1.2 配置 2：使用 HSEC180ADAPEVM 的 C2000 controlCARD 兼容性配置
      3. 2.1.3 配置 3：基板配置
    2. 2.2  设计详情
      1. 2.2.1 电源树
      2. 2.2.2 时钟
      3. 2.2.3 复位
      4. 2.2.4 电路板 ID EEPROM
    3. 2.3  电源要求
    4. 2.4  配置选项
      1. 2.4.1 引导模式选择
      2. 2.4.2 ADC 电压基准选择
      3. 2.4.3 MCAN-A 引导支持
      4. 2.4.4 FSI DLT 支持
      5. 2.4.5 EtherCAT PHY 时钟选择
    5. 2.5  接头信息
      1. 2.5.1 基板接头（J1、J2、J3）
      2. 2.5.2 XDS 调试接头 (J4)
      3. 2.5.3 DLT 接头 (J5)
    6. 2.6  按钮
    7. 2.7  用户 LED
    8. 2.8  调试信息
    9. 2.9  测试点
    10. 2.10 最佳实践
  8. 3软件
    1. 3.1 软件说明
    2. 3.2 软件安装
      1. 3.2.1 安装 SDK
      2. 3.2.2 安装附加软件
        1. 3.2.2.1 安装 Python
        2. 3.2.2.2 安装 OpenSSL
    3. 3.3 软件开发
    4. 3.4 开发应用程序
  9. 4硬件设计文件
    1. 4.1 原理图
    2. 4.2 PCB 布局
    3. 4.3 物料清单 (BOM)
  10. 5其他信息
    1. 5.1 已知硬件或软件问题
      1. 5.1.1 使用说明汇总表
      2. 5.1.2 公告汇总表
      3. 5.1.3 使用说明
        1. 5.1.3.1 如果没有主机连接到 EVM，则并行 I/O 引导可能会导致看门狗计时器超时
        2. 5.1.3.2 如果在基板上使用，则应使用专用于 PMIC SPI 总线的器件 GPIO 来实现 SPI 功能
      4. 5.1.4 公告
        1. 5.1.4.1  不支持 MCU 闪存，所有代码必须从 RAM 执行
        2. 5.1.4.2  MCU 封装上的封装标识不正确
        3. 5.1.4.3  MCU 上的内部振荡器 (INTOSC2) 默认为 6MHz
        4. 5.1.4.4  默认情况下，GPIO4 通过 ROM 代码配置为 ERRORSTS 并置为高电平
        5. 5.1.4.5  启用板载 25MHz 时钟后可能出现 MCU 故障状态
        6. 5.1.4.6  已禁用 25MHz X1 时钟，INTOSC 必须用作 MCU 时钟源，并且不支持 EtherCAT
        7. 5.1.4.7  禁用 MCU 复位信号 (XRSN) 的 PMIC 监控
        8. 5.1.4.8  当 S3 和 S4 都设置为内部 VREF 模式时，ADC VREFHIAB 和 VREFHICDE 错误地短接在一起
        9. 5.1.4.9  选择外部 VREF 模式时，VREFHIAB 和 VREFHICDE 引脚上的电压不正确
        10. 5.1.4.10 MCU 复位信号 (XRSN) 可在上电时保持有效状态
        11. 5.1.4.11 数据记录和跟踪连接器 (J5) 上的 FSI 信号可能会干扰某些高级调试器
    2. 5.2 商标
  11. 6参考资料
  12. 7修订历史记录

2.4.4 FSI DLT 支持

F29H85x controlSOM 上包含一个可选电阻器配置，以支持使用多个 FSI 引脚通过数据、记录和跟踪 (DLT) 接头 (J5) 进行数据记录。表 2-7 列出了可连接至 DLT 接头的所有 FSI 引脚。默认情况下，这些 FSI 引脚连接至 J1/J3 高密度连接器以供基板使用；FSI 引脚未连接至 DLT 接头。要将这些 FSI 引脚连接至 DLT 接头，请按照表 2-8 中的说明进行操作。

F29H85X-SOM-EVM FSI DLT 选择电阻器图 2-11 FSI DLT 选择电阻器
F29H85X-SOM-EVM FSI DLT 选择电阻器位置（顶部）图 2-12 FSI DLT 选择电阻器位置（顶部）
F29H85X-SOM-EVM FSI DLT 选择电阻器位置（底部）图 2-13 FSI DLT 选择电阻器位置（底部）
表 2-7 用于 DLT 支持的 FSI 引脚
GPIO 功能
GPIO51 FSITXA_CLK
GPIO49 FSITXA_D0
GPIO50 FSITXA_D1
GPIO8 FSITXB_CLK
GPIO6 FSITXB_D0
GPIO7 FSITXB_D1
GPIO16 FSIRXC_CLK
GPIO76 FSIRXC_D0
表 2-8 FSI GPIO 基板/DLT 接头连接
模式 电阻器配置
连接至 J1/J3 基板接头的 FSI 引脚（默认） 在 R52、R86、R93、R55、R88、R94、R81 和 R89 上组装所有 0 欧姆电阻器。

移除 R82、R90、R95、R83、R91、R96、R84 和 R92 上的所有电阻器。
连接至 DLT 接头的 FSI GPIO 移除 R52、R86、R93、R55、R88、R94、R81 和 R89 上的所有电阻器。

在 R82、R90、R95、R83、R91、R96、R84 和 R92 上组装所有 0 欧姆电阻器。