ZHCUAW7B october   2016  – march 2023 DLP650LNIR , DLPC410

 

  1.   DLP Discovery 4100 开发平台用户指南
  2.   商标
  3. 1引言
    1. 1.1 欢迎
  4. 2概述
    1. 2.1 DLP Discovery 4100 开发平台
    2. 2.2 DLP Discovery 4100 开发平台照片
    3. 2.3 主要元件
      1. 2.3.1  Xilinx Virtex 5 APPSFPGA
      2. 2.3.2  DLPC410 - 适用于 DLP Discovery 4100 芯片组的数字控制器
      3. 2.3.3  DLPA200 - DMD 微镜驱动器
      4. 2.3.4  DLPR410 - 用于 DLPC410 控制器的配置 PROM
      5. 2.3.5  APPSFPGA 闪存配置 PROM
      6. 2.3.6  DMD 连接器
      7. 2.3.7  USB 控制器
      8. 2.3.8  50MHz 振荡器
      9. 2.3.9  DDR2 SODIMM 连接器
      10. 2.3.10 连接器
        1. 2.3.10.1 JTAG 接头 H1
        2. 2.3.10.2 Mictor 连接器
        3. 2.3.10.3 GPIO 连接器
      11. 2.3.11 电池
      12. 2.3.12 电源
        1. 2.3.12.1 J14 电源连接器
        2. 2.3.12.2 J14 电源连接器
        3. 2.3.12.3 REG.0.9V
        4. 2.3.12.4 REG.1.0V
        5. 2.3.12.5 REG.1.8V
        6. 2.3.12.6 REG.2.5V
        7. 2.3.12.7 REG.3.3V
        8. 2.3.12.8 REG.12V
  5. 3硬件概览和设置
    1. 3.1 入门
    2. 3.2 用户连接器和 I/O
      1. 3.2.1  J12 输入电源连接器
      2. 3.2.2  J18 输入电源连接器
      3. 3.2.3  J1 USB 连接器引脚分配
      4. 3.2.4  J3 USB GPIO
      5. 3.2.5  J6 GPIO_A 连接器
      6. 3.2.6  J8 DLPC410 Mictor 连接器
      7. 3.2.7  J9 USB/APPSFPGA Mictor 连接器
      8. 3.2.8  J13 DMD Flex 1 连接器
      9. 3.2.9  J14 DMD Flex 2 连接器
      10. 3.2.10 J15 DDR2 SODIMM 连接器
      11. 3.2.11 J16、J17 EXP 连接器
      12. 3.2.12 H1 Xilinx FPGA JTAG 接头
    3. 3.3 配置跳线
      1. 3.3.1 J2 – EXP 电压选择
      2. 3.3.2 J4 – APPSFPGA 版本选择
      3. 3.3.3 J5 – 共享 USB 信号启用/禁用
      4. 3.3.4 J7 – USB EEPROM 编程接头
      5. 3.3.5 J10 – DLPA200 B 输出使能
    4. 3.4 开关
      1. 3.4.1 SW1 - APPSFPGA 功能开关
      2. 3.4.2 SW2 - APPSFPGA 复位
      3. 3.4.3 SW3 - DMD 电源悬空（停止）
      4. 3.4.4 SW4 - 输入电源开启/关闭
    5. 3.5 电源和状态 LED
      1. 3.5.1 D1 – USB 连接指示灯
      2. 3.5.2 D2 和 D16 – APPSFPGA Done
      3. 3.5.3 D3 和 D17 – DLPC410 Done
      4. 3.5.4 D9 – DDC_LED0
      5. 3.5.5 D10 – DDC_LED1
      6. 3.5.6 D11 – VLED0
      7. 3.5.7 D12 – VLED1
    6. 3.6 测试点
  6. 4软件
    1. 4.1 概述
      1. 4.1.1 软件概述
        1. 4.1.1.1 DMD 图像控制
        2. 4.1.1.2 图像命令
    2. 4.2 DLP Discovery 4100 运行
      1. 4.2.1 操作快速入门指南
      2. 4.2.2 74
    3. 4.3 图形用户界面
      1. 4.3.1 菜单栏
        1. 4.3.1.1 文件菜单
        2. 4.3.1.2 视图菜单
        3. 4.3.1.3 DMD 菜单
        4. 4.3.1.4 执行菜单
        5. 4.3.1.5 测试图形菜单
        6. 4.3.1.6 帮助菜单
      2. 4.3.2 工具栏
        1. 4.3.2.1 文件菜单按钮
        2. 4.3.2.2 运行、运行一次、循环中断、步进和停止控制
        3. 4.3.2.3 设置起点和终点按钮
        4. 4.3.2.4 帮助按钮
      3. 4.3.3 脚本命令窗口
        1. 4.3.3.1 加载选项卡
        2. 4.3.3.2 复位选项卡
        3. 4.3.3.3 清除选项卡
        4. 4.3.3.4 悬空选项卡
        5. 4.3.3.5 控制选项卡
      4. 4.3.4 状态窗口
      5. 4.3.5 脚本窗口
        1. 4.3.5.1 插入命令
        2. 4.3.5.2 移动命令
        3. 4.3.5.3 删除命令
    4. 4.4 脚本和状态操作
      1. 4.4.1 保存脚本和状态
        1. 4.4.1.1 保存脚本
        2. 4.4.1.2 保存状态
      2. 4.4.2 打印脚本和状态
        1. 4.4.2.1 打印脚本
        2. 4.4.2.2 打印状态
      3. 4.4.3 打开脚本和状态
      4. 4.4.4 创建新脚本和状态
        1. 4.4.4.1 创建新脚本
        2. 4.4.4.2 创建新状态
    5. 4.5 DLPC410 控制窗口
    6. 4.6 测试图形窗口
    7. 4.7 关于对话框
    8. 4.8 链接
  7. 5相关文档
  8. 6附录
    1. 6.1 缩略语和首字母缩写词
    2. 6.2 命名规则
      1. 6.2.1 注意事项和警告信息
  9. 7修订历史记录

2.1 DLP Discovery 4100 开发平台

DLP Discovery 4100 开发平台（D4100 平台）通常是指一个 DLPLCRC410EVM 和一个 DMD EVM 的组合。这些包括：

  • 1 件DLPLCRC410EVM 控制器板
  • 1 件具有 DMD 和 DMD 安装机制的 DMD 板（仅限 A 类 DMD）
  • 1 根或 2 根柔性 PCB 电缆

套件中未包含但操作是需要以下项目：

  • 1 件电源：VOUT = 5V，IOUT = 6A（必需）

未包含，可选且仅在开发和下载新 APPSFPGA 固件时才需要：

  • 1 件Xilinx DLC9G 编程电缆。

图 2-1 所示为 D4100 平台的简化方框图。

GUID-FD78B1A1-0416-4AE5-BC01-29C8FC92315C-low.gif图 2-1 D4100 平台方框图

DLPLCRC410EVM 的 DLP Discovery 4100 EVM 控制器板包含：

  • DLPC410 DLP 数字控制器
    • 提供输入高速 16/32/64 位 2xLVDS 数据和控制用户界面。
    • 提供到 DMD 和 DLPA200 的输出数据和控制接口。
  • DLPR410 配置 PROM
    • 存储并提供 DLPC410 控制器的配置数据。
  • DLPA200 DMD 微镜驱动器
    • 为多达 16 个 DMD 复位块生成微镜时钟脉冲（复位）。
    • 支持高复位频率。
    • 一个用于 DLP650LNIR、DLP7000 或 DLP7000UV DMD，另一个用于 DLP9500 或 DLP9500UV DMD。
  • 16/32/64 位 400MHz 2xLVDS DLPC410 至 DMD 数据接口
    • 16 位用于 DLP650LNIR DMD。
    • 32 位用于 DLP7000 和 DLP7000UV DMD。
    • 64 位用于 DLP9500 和 DLP9500UV DMD。
  • 5V 输入电源连接器
    • 包括其他电源的板载调节。
  • 应用 FPGA (APPSFPGA)
    • Xilinx Virtex 5 (XC5VLX50) FPGA，用于用户应用图形生成和开发机会。
  • APPSFPGA 配置 PROM (XCF16P)
    • 存储并提供 APPSFPGA 的配置数据。用户可编程，供未来开发使用。
  • 一个 64 位 DDR2 SODIMM 连接器
    • 用于图像存储的最终用户开发。
  • Cypress CY7C68013A USB 控制器
    • 提供 USB 数据和控制接口（USB 速度可以限制图形速率）。
    • 支持 USB 接口的最终用户开发。
  • EXP 扩展连接器
    • 连接到外部 EXP 接口兼容的客户电路板。
    • 包括额外的 2xLVDS 对，以支持通过 EXP 连接器进行 64 位 2xLVDS 连接。
  • 闪存（连接到 APPSFPGA）
    • 用于最终用户开发的非易失性存储。
  • 各种 I/O 连接器
    • 用于连接逻辑分析仪的 Mictor 测试连接器。
    • 用于器件编程的 JTAG 接头。
    • 用于通用数字 I/O 的 GPIO 连接器。