ZHCUAW7B october   2016  – march 2023 DLP650LNIR , DLPC410

 

  1.   DLP Discovery 4100 开发平台用户指南
  2.   商标
  3. 1引言
    1. 1.1 欢迎
  4. 2概述
    1. 2.1 DLP Discovery 4100 开发平台
    2. 2.2 DLP Discovery 4100 开发平台照片
    3. 2.3 主要元件
      1. 2.3.1  Xilinx Virtex 5 APPSFPGA
      2. 2.3.2  DLPC410 - 适用于 DLP Discovery 4100 芯片组的数字控制器
      3. 2.3.3  DLPA200 - DMD 微镜驱动器
      4. 2.3.4  DLPR410 - 用于 DLPC410 控制器的配置 PROM
      5. 2.3.5  APPSFPGA 闪存配置 PROM
      6. 2.3.6  DMD 连接器
      7. 2.3.7  USB 控制器
      8. 2.3.8  50MHz 振荡器
      9. 2.3.9  DDR2 SODIMM 连接器
      10. 2.3.10 连接器
        1. 2.3.10.1 JTAG 接头 H1
        2. 2.3.10.2 Mictor 连接器
        3. 2.3.10.3 GPIO 连接器
      11. 2.3.11 电池
      12. 2.3.12 电源
        1. 2.3.12.1 J14 电源连接器
        2. 2.3.12.2 J14 电源连接器
        3. 2.3.12.3 REG.0.9V
        4. 2.3.12.4 REG.1.0V
        5. 2.3.12.5 REG.1.8V
        6. 2.3.12.6 REG.2.5V
        7. 2.3.12.7 REG.3.3V
        8. 2.3.12.8 REG.12V
  5. 3硬件概览和设置
    1. 3.1 入门
    2. 3.2 用户连接器和 I/O
      1. 3.2.1  J12 输入电源连接器
      2. 3.2.2  J18 输入电源连接器
      3. 3.2.3  J1 USB 连接器引脚分配
      4. 3.2.4  J3 USB GPIO
      5. 3.2.5  J6 GPIO_A 连接器
      6. 3.2.6  J8 DLPC410 Mictor 连接器
      7. 3.2.7  J9 USB/APPSFPGA Mictor 连接器
      8. 3.2.8  J13 DMD Flex 1 连接器
      9. 3.2.9  J14 DMD Flex 2 连接器
      10. 3.2.10 J15 DDR2 SODIMM 连接器
      11. 3.2.11 J16、J17 EXP 连接器
      12. 3.2.12 H1 Xilinx FPGA JTAG 接头
    3. 3.3 配置跳线
      1. 3.3.1 J2 – EXP 电压选择
      2. 3.3.2 J4 – APPSFPGA 版本选择
      3. 3.3.3 J5 – 共享 USB 信号启用/禁用
      4. 3.3.4 J7 – USB EEPROM 编程接头
      5. 3.3.5 J10 – DLPA200 B 输出使能
    4. 3.4 开关
      1. 3.4.1 SW1 - APPSFPGA 功能开关
      2. 3.4.2 SW2 - APPSFPGA 复位
      3. 3.4.3 SW3 - DMD 电源悬空（停止）
      4. 3.4.4 SW4 - 输入电源开启/关闭
    5. 3.5 电源和状态 LED
      1. 3.5.1 D1 – USB 连接指示灯
      2. 3.5.2 D2 和 D16 – APPSFPGA Done
      3. 3.5.3 D3 和 D17 – DLPC410 Done
      4. 3.5.4 D9 – DDC_LED0
      5. 3.5.5 D10 – DDC_LED1
      6. 3.5.6 D11 – VLED0
      7. 3.5.7 D12 – VLED1
    6. 3.6 测试点
  6. 4软件
    1. 4.1 概述
      1. 4.1.1 软件概述
        1. 4.1.1.1 DMD 图像控制
        2. 4.1.1.2 图像命令
    2. 4.2 DLP Discovery 4100 运行
      1. 4.2.1 操作快速入门指南
      2. 4.2.2 74
    3. 4.3 图形用户界面
      1. 4.3.1 菜单栏
        1. 4.3.1.1 文件菜单
        2. 4.3.1.2 视图菜单
        3. 4.3.1.3 DMD 菜单
        4. 4.3.1.4 执行菜单
        5. 4.3.1.5 测试图形菜单
        6. 4.3.1.6 帮助菜单
      2. 4.3.2 工具栏
        1. 4.3.2.1 文件菜单按钮
        2. 4.3.2.2 运行、运行一次、循环中断、步进和停止控制
        3. 4.3.2.3 设置起点和终点按钮
        4. 4.3.2.4 帮助按钮
      3. 4.3.3 脚本命令窗口
        1. 4.3.3.1 加载选项卡
        2. 4.3.3.2 复位选项卡
        3. 4.3.3.3 清除选项卡
        4. 4.3.3.4 悬空选项卡
        5. 4.3.3.5 控制选项卡
      4. 4.3.4 状态窗口
      5. 4.3.5 脚本窗口
        1. 4.3.5.1 插入命令
        2. 4.3.5.2 移动命令
        3. 4.3.5.3 删除命令
    4. 4.4 脚本和状态操作
      1. 4.4.1 保存脚本和状态
        1. 4.4.1.1 保存脚本
        2. 4.4.1.2 保存状态
      2. 4.4.2 打印脚本和状态
        1. 4.4.2.1 打印脚本
        2. 4.4.2.2 打印状态
      3. 4.4.3 打开脚本和状态
      4. 4.4.4 创建新脚本和状态
        1. 4.4.4.1 创建新脚本
        2. 4.4.4.2 创建新状态
    5. 4.5 DLPC410 控制窗口
    6. 4.6 测试图形窗口
    7. 4.7 关于对话框
    8. 4.8 链接
  7. 5相关文档
  8. 6附录
    1. 6.1 缩略语和首字母缩写词
    2. 6.2 命名规则
      1. 6.2.1 注意事项和警告信息
  9. 7修订历史记录

3.2.7 J9 USB/APPSFPGA Mictor 连接器

J9 是用于 USB 控制器和 APPSFPGA 的 Mictor 连接器。来自 USB 或 APPSFPGA 的信号会路由到跳线 J6 选择的连接器。有关更多信息，请参阅 D4100 控制器板原理图（DLPC410 板设计文件）。信号可以通过 HDL 代码路由到连接器，并使用逻辑分析仪进行监控以支持开发。

表 3-7 J9 USB/APPSFPGA Mictor 连接器
J9 引脚编号 引脚名称 APPSFPGA 引脚编号 J9 引脚编号 引脚名称 APPSFPGA 引脚编号
1 NC NC 2 NC NC
3 GND NC 4 D4100_I2C_CLK P29
5 USB_IF_CLK/TEST_CLK_0 N29 6 D4100_I2C_DATA U28
7 USB_FDO/TST_HDR_BY0_0 H29 8 GPIFADR0/TST_HDR_BY2_0 K31
9 USB_FD1/TST_HDR_BY0_1 H30 10 GPIFADR1/TST_HDR_BY2_1 L31
11 USB_FD2/TST_HDR_BY0_2 J31 12 GPIFADR2/TST_HDR_BY2_2 P31
13 USB_FD3/TST_HDR_BY0_3 G30 14 GPIFADR3/TST_HDR_BY2_3 P30
15 USB_FD4/TST_HDR_BY0_4 J30 16 GPIFADR4/TST_HDR_BY2_4 N30
17 USB_FD5/TST_HDR_BY0_5 G31 18 GPIFADR5/TST_HDR_BY2_5 M31
19 USB_FD6/TST_HDR_BY0_6 J29 20 GPIFADR6/TST_HDR_BY2_6 R28
21 USB_FD7/TST_HDR_BY0_7 F29 22 GPIFADR7/TST_HDR_BY2_7 R29
23 USB_FD8/TST_HDR_BY1_0 K29 24 GPIFADR8/TST_HDR_BY3_0 T31
25 USB_FD9/TST_HDR_BY1_1 F30 26 USB_CTRL0/TST_HDR_BY3_1 R31
27 USB_FD1O/TST_HDR_BY1_2 L30 28 USB_CTRL1/TST_HDR_BY3_2 U30
29 USB_FD11/TST_HDR_BY1_3 F31 30 USB_CTRL2/TST_HDR_BY3_3 T30
31 USB_FD12/TST_HDR_BY1_4 L29 32 USB_CTRL3/TST_HDR_BY3_4 T28
33 USB_FD13/TST_HDR_BY1_5 E29 34 USB_FPGA_RESET/TST_HDR_BY3_5 T29
35 USB_FD14/TST_HDR_BY1_6 E31 36 USB_INT5/TST_HDR_BY3_6 U27
37 USB_FD15/TST_HDR_BY1_7 M30 38 NC NC