ZHCSZ00A May   2024  – September 2025 DRV8000-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级 - 汽车
    3. 6.3 建议运行条件
    4. 6.4 热性能信息 RGZ 封装
    5. 6.5 电气特性
    6. 6.6 时序要求
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 外部组件
    4. 7.4 特性说明
      1. 7.4.1 加热器 MOSFET 驱动器
        1. 7.4.1.1 加热器 MOSFET 驱动器控制
        2. 7.4.1.2 加热器 MOSFET 驱动器保护
          1. 7.4.1.2.1 加热器 SH_HS 内部二极管
          2. 7.4.1.2.2 加热器 MOSFET VDS 过流保护 (HEAT_VDS)
          3. 7.4.1.2.3 加热器 MOSFET 开路负载检测
      2. 7.4.2 高侧驱动器
        1. 7.4.2.1 高侧驱动器控制
          1. 7.4.2.1.1 高侧驱动器 PWM 发生器
          2. 7.4.2.1.2 恒流模式
          3. 7.4.2.1.3 OUTx HS ITRIP 行为
          4. 7.4.2.1.4 高侧驱动器 - 并行输出
        2. 7.4.2.2 高侧驱动器保护电路
          1. 7.4.2.2.1 高侧驱动器内部二极管
          2. 7.4.2.2.2 高侧驱动器短路保护
          3. 7.4.2.2.3 高侧驱动器过流保护
          4. 7.4.2.2.4 高侧驱动器开路负载检测
      3. 7.4.3 电致变色玻璃驱动器
        1. 7.4.3.1 电致变色驱动器控制
        2. 7.4.3.2 电致变色驱动器保护
      4. 7.4.4 半桥驱动器
        1. 7.4.4.1 半桥控制
        2. 7.4.4.2 OUT1 和 OUT2 高侧驱动器模式
        3. 7.4.4.3 半桥寄存器控制
        4. 7.4.4.4 半桥 ITRIP 调节
        5. 7.4.4.5 半桥保护和诊断
          1. 7.4.4.5.1 半桥关断状态诊断 (OLP)
          2. 7.4.4.5.2 半桥开路负载检测
          3. 7.4.4.5.3 半桥过流保护
      5. 7.4.5 栅极驱动器
        1. 7.4.5.1 输入 PWM 模式
          1. 7.4.5.1.1 半桥控制
          2. 7.4.5.1.2 H 桥控制
          3. 7.4.5.1.3 DRVOFF - 栅极驱动器关断引脚
        2. 7.4.5.2 智能栅极驱动器 - 功能方框图
          1. 7.4.5.2.1  智能栅极驱动器
          2. 7.4.5.2.2  功能方框图
          3. 7.4.5.2.3  压摆率控制 (IDRIVE)
          4. 7.4.5.2.4  栅极驱动器状态机 (TDRIVE)
            1. 7.4.5.2.4.1 tDRIVE 计算示例
          5. 7.4.5.2.5  传播延迟降低 (PDR)
          6. 7.4.5.2.6  PDR 预充电/预放电控制环路运行详细信息
          7. 7.4.5.2.7  PDR 后充电/后放电控制环路运行详细信息
            1. 7.4.5.2.7.1 PDR 充电后/放电后设置
          8. 7.4.5.2.8  检测驱动和续流 MOSFET
          9. 7.4.5.2.9  自动占空比补偿 (DCC)
          10. 7.4.5.2.10 闭环压摆时间控制 (STC)
            1. 7.4.5.2.10.1 STC 控制环路设置
        3. 7.4.5.3 三倍器(双极)电荷泵
        4. 7.4.5.4 宽共模差分电流分流放大器
        5. 7.4.5.5 栅极驱动器保护电路
          1. 7.4.5.5.1 MOSFET VDS 过流保护 (VDS_OCP)
          2. 7.4.5.5.2 栅极驱动器故障 (VGS_GDF)
          3. 7.4.5.5.3 离线短路和开路负载检测(OOL 和 OSC)
      6. 7.4.6 检测输出 (IPROPI)
      7. 7.4.7 保护电路
        1. 7.4.7.1 故障复位 (CLR_FLT)
        2. 7.4.7.2 DVDD 逻辑电源上电复位 (DVDD_POR)
        3. 7.4.7.3 PVDD 电源欠压监测器 (PVDD_UV)
        4. 7.4.7.4 PVDD 电源过压监测器 (PVDD_OV)
        5. 7.4.7.5 VCP 电荷泵欠压锁定 (VCP_UV)
        6. 7.4.7.6 热仪表组
        7. 7.4.7.7 看门狗计时器
        8. 7.4.7.8 故障检测和响应汇总表
    5. 7.5 编程
      1. 7.5.1 串行外设接口 (SPI)
      2. 7.5.2 SPI 格式
      3. 7.5.3 时序图
  9. DRV8000-Q1 寄存器映射
    1. 8.1 DRV8000-Q1_STATUS 寄存器
    2. 8.2 DRV8000-Q1_CNFG 寄存器
    3. 8.3 DRV8000-Q1_CTRL 寄存器
  10. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 IDRIVE 计算示例
        2. 9.2.2.2 tDRIVE 计算示例
        3. 9.2.2.3 最大 PWM 开关频率
        4. 9.2.2.4 电流分流放大器配置
    3. 9.3 初始化设置
    4. 9.4 电源相关建议
      1. 9.4.1 确定大容量电容器的大小
    5. 9.5 布局
      1. 9.5.1 布局指南
      2. 9.5.2 布局示例
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  12. 11预量产版修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 封装选项附录
    2. 12.2 卷带包装信息

DRV8000-Q1_CNFG 寄存器

表 8-14 列出了 DRV8000-Q1_CNFG 寄存器的存储器映射寄存器。表 8-14 中未列出的所有寄存器偏移地址都应视为保留位置,并且不应修改寄存器内容。

表 8-14 DRV8000-Q1_CNFG 寄存器
偏移首字母缩写词寄存器名称部分
9hIC_CNFG1IC 配置寄存器 1。节 8.2.1
AhIC_CNFG2IC 配置寄存器 2。节 8.2.2
BhGD_CNFG栅极驱动器配置寄存器。节 8.2.3
ChGD_IDRV_CNFGIDRIVE 设置配置寄存器。节 8.2.4
DhGD_VGS_CNFGVGS 检测配置寄存器。节 8.2.5
EhGD_VDS_CNFGVDS 监控配置寄存器。节 8.2.6
FhGD_CSA_CNFGCSA 配置寄存器。节 8.2.7
10hGD_AGD_CNFG高级智能栅极驱动器配置寄存器。节 8.2.8
11hGD_PDR_CNFG传播延迟降低配置寄存器。节 8.2.9
12hGD_STC_CNFG压摆时间控制配置寄存器。节 8.2.10
13hGD_SPARE_CNFG1备用栅极驱动器配置寄存器 1。节 8.2.11
14hHB_ITRIP_DG半桥 ITRIP 抗尖峰脉冲配置寄存器 2。节 8.2.12
15hHB_OUT_CNFG1半桥输出 5 和 6 配置寄存器。节 8.2.13
16hHB_OUT_CNFG2半桥输出 1-4 配置寄存器。节 8.2.14
17hHB_OCP_CNFG半桥过流抗尖峰脉冲配置寄存器。节 8.2.15
18hHB_OL_CNFG1半桥有源和无源开路负载使能寄存器节 8.2.16
19hHB_OL_CNFG2半桥有源开路负载阈值选择寄存器。节 8.2.17
1AhHB_SR_CNFG半桥转换率配置寄存器。节 8.2.18
1BhHB_ITRIP_CNFG半桥 ITRIP 配置寄存器 1。节 8.2.19
1ChHB_ITRIP_FREQ半桥 ITRIP 频率配置寄存器 2。节 8.2.20
1DhHS_HEAT_OUT_CNFG高侧和加热器驱动器输出配置寄存器。节 8.2.21
1EhHS_OC_CNFG高侧驱动器过流阈值配置寄存器。节 8.2.22
1FhHS_OL_CNFG高侧驱动器开路负载阈值配置寄存器。节 8.2.23
20hHS_REG_CNFG1高侧驱动器调节配置寄存器。节 8.2.24
21hHS_REG_CNFG2高侧驱动器调节配置寄存器。节 8.2.25
22hHS_PWM_FREQ_CNFG高侧驱动器 PWM 发生器频率配置寄存器。节 8.2.26
23hHEAT_CNFG加热器配置寄存器。节 8.2.27
24hEC_CNFG电子铬配置寄存器。节 8.2.28
25hHS_REG_CNFG3高侧驱动器调节配置寄存器。节 8.2.29
26hSPARE_CNFG2备用配置节 8.2.30
27hOUT1_HS_MODE_DCOUT1 的占空比配置。节 8.2.31
28hOUT2_HS_MODE_DCOUT2 的占空比配置。节 8.2.32

复杂的位访问类型经过编码可适应小型表单元。表 8-15 展示了适用于此部分中访问类型的代码。

表 8-15 DRV8000-Q1_CNFG 访问类型代码
访问类型代码说明
读取类型
RR读取
写入类型
WW写入
复位或默认值
-n复位后的值或默认值

8.2.1 IC_CNFG1 寄存器(偏移 = 9h)[复位 = 0002h]

IC_CNFG1 如表 8-16 所示。

返回到汇总表

包括电荷泵和看门狗的配置,以及针对电源、电荷泵、热故障和看门狗故障的故障级别和反应。

表 8-16 IC_CNFG1 寄存器字段说明
字段类型复位说明
15OTSD_MODER/W0h设置过热关断行为。如果任何热仪表组达到 OT,器件要么关闭所有驱动器,要么仅关闭受影响的驱动器(例如区域 3 中的驱动器)。
0b = 全局关断。
1b = 仅关断受影响的驱动器。
14DIS_CPR/W0h当所有输出均关断(OUTx_EN、EN_GD、HEAT_EN、EC_ON)时,可以禁用电荷泵,将器件置于仅通信模式。
0b = 使能电荷泵。
1b = 禁用电荷泵。
13RSVDR0h保留。
12PVDD_OV_MODER/W0hPVDD 电源过压监控模式。
0b = 锁存故障。
1b = 自动恢复。
11-10PVDD_OV_DGR/W0hPVDD 电源过压监控抗尖峰脉冲时间。
00b = 1µs
01b = 2µs
10b = 4µs
11b = 8µs
9PVDD_OV_LVLR/W0hPVDD 电源过压监控阈值。
0b = 22V
1b = 28V
8VCP_UV_LVLR/W0hVCP 电荷泵欠压监控阈值。
0b = 4.75V
1b = 6.25V
7-6CP_MODER/W0h电荷泵工作模式。
00b = 三倍器和倍频器模式之间自动切换。
01b = 始终为倍频器模式。
10b = 始终为三倍器模式。
11b = RSVD
5VCP_UV_MODER/W0hVCP 电荷泵欠压监控模式。
0b = 锁存故障。
1b = 自动恢复。
4PVDD_UV_MODER/W0hPVDD 电源欠压监控模式。
0b = 锁存故障。
1b = 自动恢复。
3WD_ENR/W0h看门狗计时器使能。
0b = 看门狗计时器已禁用。
1b = 看门狗计时器启用。
2WD_FLT_MR/W0h看门狗故障模式。看门狗故障由 CLR_FLT 清除。
0b = 向 WD_FLT 和 WARN 寄存器位报告看门狗故障。驱动器保持使能状态,并且 FAULT 位不会置位。
1b = 向 WD_FLT 和 FAULT 寄存器位报告看门狗故障。所有驱动器都被禁用以响应看门狗故障。
1WD_WINR/W1h看门狗计时器窗口。
0b = 4 至 12ms
1b = 10 至 100ms
0EN_SSCR/W0h扩频时钟。
0b = 禁用。
1b = 使能。

8.2.2 IC_CNFG2 寄存器(偏移 = Ah)[复位 = 0000h]

IC_CNFG2 如表 8-17 所示。

返回到汇总表

包括热仪表组警告禁用位。

表 8-17 IC_CNFG2 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11RESERVEDR/W0h保留
10RESERVEDR/W0h保留
9RESERVEDR/W0h保留
8RESERVEDR/W0h保留
7ZONE4_OTW_H_DISR/W0h禁用区域 4 的高温过热警告。
使能 = 0b
禁用 = 1b
6ZONE3_OTW_H_DISR/W0h禁用区域 3 的高温过热警告。
使能 = 0b
禁用 = 1b
5ZONE2_OTW_H_DISR/W0h禁用区域 2 的高温过热警告。
使能 = 0b
禁用 = 1b
4ZONE1_OTW_H_DISR/W0h禁用区域 1 的高温过热警告。
使能 = 0b
禁用 = 1b
3ZONE4_OTW_L_DISR/W0h禁用区域 4 的低温过热警告。
使能 = 0b
禁用 = 1b
2ZONE3_OTW_L_DISR/W0h禁用区域 3 的低温过热警告。
使能 = 0b
禁用 = 1b
1ZONE2_OTW_L_DISR/W0h禁用区域 2 的低温过热警告。
使能 = 0b
禁用 = 1b
0ZONE1_OTW_L_DISR/W0h禁用区域 1 的低温过热警告。
使能 = 0b
禁用 = 1b

8.2.3 GD_CNFG 寄存器(偏移 = Bh)[复位 = 0000h]

表 8-18 展示了 GD_CNFG。

返回到汇总表

通用栅极驱动器控制。包括栅极驱动器使能、桥配置、输入引脚模式和开路负载使能。

表 8-18 GD_CNFG 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13IDRV_LO1R/W0h为半桥 1 使能低电流 IDRVN 和 IDRVP 模式。
0b = IDRVP_1 和 IDRVN_1 使用标准值。
1b = IDRVP_1 和 IDRVN_1 使用低电流值。
12IDRV_LO2R/W0h为半桥 2 使能低电流 IDRVN 和 IDRVP 模式。
0b = IDRVP_2 和 IDRVN_2 使用标准值。
1b = IDRVP_2 和 IDRVN_2 使用低电流值。
11PU_SH_1R/W0h栅极驱动器 1 上拉诊断电流源。
设置 EN_OLSC = 1b 以使用。
0b = 禁用。
1b = 使能。
10PD_SH_1R/W0h栅极驱动器 1 下拉诊断电流源。
设置 EN_OLSC = 1b 以使用。
0b = 禁用。
1b = 使能。
9PU_SH_2R/W0h栅极驱动器 2 上拉诊断电流源。
设置 EN_OLSC = 1b 以使用。
0b = 禁用。
1b = 使能。
8PD_SH_2R/W0h栅极驱动器 2 下拉诊断电流源。
设置 EN_OLSC = 1b 以使用。
0b = 禁用。
1b = 使能。
7RESERVEDR/W0h保留
6IN2_MODER/W0h设置栅极驱动器 2 控制源。
0b = 输入引脚 IN2。
1b = SPI 控制。
5IN1_MODER/W0h设置栅极驱动器 1 控制源。
0b = 输入引脚 IN1。
1b = SPI 控制。
4BRG_FWR/W0h栅极驱动器 1 和 2 控制续流设置。在半桥 1 和 2 之间共享的设置。
0b = 低侧续流
1b = 高侧续流。
3-2BRG_MODER/W0h栅极驱动器 1 和 2 输入控制模式。
00b = 独立半桥输入控制。
01b = PH/EN H 桥输入控制。
10b = PWM H 桥输入控制。
11b = 被保留。
1EN_OLSCR/W0h启用离线开路负载和短路诊断。
0b = 禁用。
1b = VDS 监控器设置为实时电压监控模式并使能诊断电流源。
0EN_GDR/W0h启用栅极驱动器位。
0b = 忽略驱动器输入,启用栅极驱动器无源下拉电阻。
1b = 栅极驱动器输出由数字输入使能和控制。

8.2.4 GD_IDRV_CNFG 寄存器(偏移 = Ch)[复位 = 4444h]

表 8-19 展示了 GD_IDRV_CNFG。

返回到汇总表

包括每个半桥栅极驱动器的 IDRIVE 驱动电流电平。

表 8-19 GD_IDRV_CNFG 寄存器字段说明
字段类型复位说明
15-12IDRVP_1R/W4h栅极驱动器 1 峰值供电上拉电流。括号中为备用低电流值 (IDRV_LO1)。
0000b = 0.5mA (50µA)
0001b = 1mA (110µA)
0010b = 2mA (170µA)
0011b = 3mA (230µA)
0100b = 4mA (290µA)
0101b = 5mA (350µA)
0110b = 6mA (410µA)
0111b = 7mA (600µA)
1000b = 8mA (725µA)
1001b = 12mA (850µA)
1010b = 16mA (1mA)
1011b = 20mA (1.2mA)
1100b = 24mA (1.4mA)
1101b = 31mA (1.6mA)
1110b = 48mA (1.8mA)
1111b = 62mA (2.3mA)
11-8IDRVN_1R/W4h栅极驱动器 1 峰值受电下拉电流。括号中为备用低电流值 (IDRV_LO1)。
0000b = 0.5mA (50µA)
0001b = 1mA (110µA
0010b = 2mA (170µA
0011b = 3mA (230µA)
0100b = 4mA (290µA)
0101b = 5mA (350µA)
0110b = 6mA (410µA)
0111b = 7mA (600µA)
1000b = 8mA (725µA)
1001b = 12mA (850µA)
1010b = 16mA (1mA)
1011b = 20mA (1.2mA)
1100b = 24mA (1.4mA)
1101b = 31mA (1.6mA)
1110b = 48mA (1.8mA)
1111b = 62mA (2.3mA)
7-4IDRVP_2R/W4h栅极驱动器 2 峰值供电上拉电流。括号中为备用低电流值 (IDRV_LO2)。
0000b = 0.5mA (50µA)
0001b = 1mA (110µA)
0010b = 2mA (170µA)
0011b = 3mA (230µA)
0100b = 4mA (290µA)
0101b = 5mA (350µA)
0110b = 6mA (410µA)
0111b = 7mA (600µA)
1000b = 8mA (725µA)
1001b = 12mA (850µA)
1010b = 16mA (1mA)
1011b = 20mA (1.2mA)
1100b = 24mA (1.4mA)
1101b = 31mA (1.6mA)
1110b = 48mA (1.8mA)
1111b = 62mA (2.3mA)
3-0IDRVN_2R/W4h栅极驱动器 2 峰值受电下拉电流。括号中为备用低电流值 (IDRV_LO2)。
0000b = 0.5mA (50µA)
0001b = 1mA (110µA)
0010b = 2mA (170µA)
0011b = 3mA (230µA)
0100b = 4mA (290µA)
0101b = 5mA (350µA)
0110b = 6mA (410µA)
0111b = 7mA (600µA)
1000b = 8mA (725µA)
1001b = 12mA (850µA)
1010b = 16mA (1mA)
1011b = 20mA (1.2mA)
1100b = 24mA (1.4mA)
1101b = 31mA (1.6mA)
1110b = 48mA (1.8mA)
1111b = 62mA (2.3mA)

8.2.5 GD_VGS_CNFG 寄存器(偏移 = Dh)[复位 = 0030h]

表 8-20 展示了 GD_VGS_CNFG。

返回到汇总表

VGS 故障检测配置。

表 8-20 GD_VGS_CNFG 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11VGS_INDR/W0h启用 VGS 独立关断模式。
BRG_MODE = 00b 时有效。
0b = 禁用。
1b = 使能。VGS 栅极故障只会将相关的半桥关断。
10-9VGS_TDEADR/W0h可插入的数字死区时间。
00b = 0ns
01b = 2µs
10b = 4µs
11b = 8µs
8RESERVEDR/W0h保留
7RESERVEDR/W0h保留
6-4VGS_TDRVR/W3hVGS 驱动时间和 VDS 监控消隐时间。
000b = 2µs
001b = 4µs
010b = 8µs
011b = 12µs
100b = 16µs
101b = 24µs
110b = 32µs
111b = 96 µs
3VGS_HS_DISR/W0h基于 VGS 监控器的死区时间握手。
0b = 使能。
1b = 禁用。基于 tDRIVE 和 tDEAD 持续时间的栅极驱动转换
2VGS_LVLR/W0h用于死区时间握手和栅极故障检测的 VGS 监控阈值。
0b = 1.4V
1b = 1.0V
1-0VGS_MODER/W0hVGS 栅极故障监控模式。
00b = 锁存故障。
01b = 逐周期。
10b = 仅警告报告。
11b = 禁用。

8.2.6 GD_VDS_CNFG 寄存器(偏移 = Eh)[复位 = 0D2Dh]

表 8-21 展示了 GD_VDS_CNFG。

返回到汇总表

VDS 监控或短路检测配置寄存器。

表 8-21 GD_VDS_CNFG 寄存器字段说明
字段类型复位说明
15RSVDR/W0h保留。
14VDS_INDR/W0hVDS 故障独立关断模式配置。
0b = 禁用。VDS 故障会关断所有栅极驱动器。
1b = 使能。VDS 栅极故障只会将相关的栅极驱动器关断。
13-12VDS_IDRVNR/W0h栅极驱动器 1 和 2 的 VDS_OCP 故障之后的 IDRVN 栅极下拉电流。
00b = 已编程 IDRVN
01b = 8mA
10b = 31mA
11b = 62mA
11-8VDS_HS_LVLR/WDh高侧 VDS 过流监控阈值。
0000b = 0.06V
00001b = 0.08V
0010b = 0.10V
0011b = 0.12V
0100b = 0.14V
0101b = 0.16V
0110b = 0.18V
0111b = 0.2V
1000b = 0.3V
1001b = 0.4V
1010b = 0.5V
1011b = 0.6V
1100b = 0.7V
1101b = 1V
1110b = 1.4V
1111b = 2V
7-6VDS_MODER/W0hVDS 过流监控模式。
00b = 锁存故障。
01b = 逐周期。
10b = 仅警告报告。
11b = 禁用。
5-4VDS_DGR/W2hVDS 过流监控抗尖峰脉冲时间。
00b = 1µs
01b = 2µs
10b = 4µs
11b = 8µs
3-0VDS_LS_LVLR/WDh低侧 VDS 过流监控阈值。
0000b = 0.06V
0001b = 0.08V
0010b = 0.10V
0011b = 0.12V
0100b = 0.14V
0101b = 0.16V
0110b = 0.18V
0111b = 0.2V
1000b = 0.3V
1001b = 0.4V
1010b = 0.5V
1011b = 0.6V
1100b = 0.7V
1101b = 1V
1110b = 1.4V
1111b = 2V

8.2.7 GD_CSA_CNFG 寄存器(偏移 = Fh)[复位 = 0004h]

表 8-22 展示了 GD_CSA_CNFG。

返回到汇总表

CSA 配置和控制。

表 8-22 GD_CSA_CNFG 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11RESERVEDR/W0h保留
10RESERVEDR/W0h保留
9RESERVEDR/W0h保留
8RESERVEDR/W0h保留
7-5CSA_BLKR/W0h电流分流放大器消隐时间。tDRV 的百分比。
000b = 0 %,禁用
001b = 25 %
010b = 37.5 %
011b = 50 %
100b = 62.5 %
101b = 75 %
110b = 87.5 %
111b = 100 %
4CSA_BLK_SELR/W0h电流分流放大器消隐触发源。
0b = 栅极驱动器 1
1b = 栅极驱动器 2
3-2CSA_GAINR/W1h电流分流放大器增益设置。
00b = 10V/V
01b = 20V/V
10b = 40V/V
11b = 80V/V
1CSA_DIVR/W0h电流分流放大器内部基准电压分压器。
0b = VDVDD / 2
1b = VDVDD/ 8
0CSA_ENR/W0h电流检测放大器启用。
0b = 禁用
1b = 启用

8.2.8 GD_AGD_CNFG 寄存器(偏移 = 10h)[复位 = 0402h]

表 8-23 展示了 GD_AGD_CNFG。

返回到汇总表

包括高级智能栅极驱动器配置,为 DCC 和 PDR、后充电设置使能。

表 8-23 GD_AGD_CNFG 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14PDR_ERRR/W0h栅极驱动器 1 和 2 的 PDR 环路误差限制。
0b = 1 位误差
1b = 实际误差
13-12AGD_ISTRONGR/W0h自适应栅极驱动器 ISTRONG 配置。00b = ISTRONG 下拉电阻从初始 IDRVP_x 寄存器设置解码。
01b = 62mA
10b = 124mA
11b = RSVD
11-10AGD_THRR/W1h自适应栅极驱动器 VSH 阈值配置。
00b = 0.5V,VDRAIN - 0.5V
01b = 1V,VDRAIN - 1V
10b = 1.5V,VDRAIN - 1.5V
11b = 2V,VDRAIN - 2V
9SET_AGDR/W0h为自适应栅极驱动控制环路设置有源半桥。
0b = 栅极驱动器 1
1b = 栅极驱动器 2
8FW_MAXR/W0h用于栅极驱动器 1 和 2 续流 MOSFET 的栅极驱动电流。
0b = PRE_CHR_MAX_12
1b = 64mA
7EN_DCCR/W0h使能半桥 1 和 2 的占空比补偿。
6IDIR_MANR/W0h半桥 1 和 2 的电流极性检测模式。
0b = 自动
1b = 手动(由 IDIR_MAN_SEL 设置)
5-4KP_PSTR/W0h半桥 1 和 2 的后充电比例控制增益设置。
00b = 禁用
01b = 2
10b = 4
11b = 15
3EN_PST_DLYR/W0h使能后充电延时时间。延时时间等于 T_DON_DOFF_12 - T_PRE_CHR_12。
2-1KP_PDRR/W1h半桥 1 和 2 的 PDR 比例控制器增益设置。
00b = 1
01b = 2
10b = 3
11b = 4
0EN_PDRR/W0h使能半桥 1 和 2 的 PDR 环路控制。

8.2.9 GD_PDR_CNFG 寄存器(偏移 = 11h)[复位 = 0AF6h]

表 8-24 展示了 GD_PDR_CNFG。

返回到汇总表

包括其余 PDR 控制、预充电设置和计时。

表 8-24 GD_PDR_CNFG 寄存器字段说明
字段类型复位说明
15-14PRE_MAXR/W0h半桥 1 和 2 的预充电和预放电的最大栅极驱动电流限制。
00b = 64mA
01b = 32mA
10b = 16mA
11b = 8mA
13-8T_DON_DOFFR/WAh半桥 1 和 2 的导通和关断延时时间。140ns x T_DON_DOFF [3:0] 默认时间:001010b (1.4µs)
7-6T_PRE_CHRR/W3h半桥 1 和 2 的 PDR 控制环路预充电时间。设置为 T_DON_DOFF_12 的比率 [5:0]。
00b = 1/8
01b = 1/4
10b = 3/8
11b = 1/2
5-4T_PRE_DCHRR/W3h半桥 1 和 2 的 PDR 控制环路预放电时间。设置为 T_DON_DOFF_12 的比率 [5:0]。
00b = 1/8
01b = 1/4
10b = 3/8
11b = 1/2
3-2PRE_CHR_INITR/W1h半桥 1 和 2 的 PDR 控制环路初始预充电电流设置。
00b = 4mA
01b = 8mA
10b = 16mA
11b = 32mA
1-0PRE_DCHR_INITR/W2h半桥 1 和 2 的 PDR 控制环路初始预放电电流设置。
00b = 4mA
01b = 8mA
10b = 16mA
11b = 32mA

8.2.10 GD_STC_CNFG 寄存器(偏移 = 12h)[复位 = 0026h]

表 8-25 展示了 GD_STC_CNFG。

返回到汇总表

包括压摆时间控制的配置和使能。

表 8-25 GD_STC_CNFG 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11RESERVEDR/W0h保留
10RESERVEDR/W0h保留
9RESERVEDR/W0h保留
8IDIR_MAN_SELR/W0h栅极驱动器的手动续流选择。
0b = 高侧 MOSFET 驱动,低侧 MOSFET 续流。
1b = 低侧 MOSFET 驱动,高侧 MOSFET 续流。
7-4T_RISE_FALLR/W2h设置半桥 1 和 2 的开关节点 VSH 上升和下降时间。
0000b = 0.35us
0001b = 0.56us
0010b = 0.77us
0011b = 0.98us
0100b = 1.33us
0101b = 1.68us
0110b = 2.03us
0111b = 2.45us
1000b = 2.94us
1001b = 3.99us
1010b = 4.97us
1011b = 5.95us
1100b = 7.98us
1101b = 9.94us
1110b = 11.97us
1111b = 15.96us
3STC_ERRR/W0h半桥 1 和 2 的 STC 环路误差限制。
0b = 1 位误差
1b = 实际误差
2-1KP_STCR/W3h半桥 1 和 2 的 STC 比例控制器增益设置。
00b = 1
01b = 2
10b = 3
11b = 4
0EN_STCR/W0h使能半桥 1 和 2 的 STC 环路控制。

8.2.11 GD_SPARE_CNFG1 寄存器(偏移 = 13h)[复位 = 0000h]

GD_SPARE_CNFG1 如表 8-26 所示。

返回到汇总表

用于栅极驱动器的备用配置寄存器。

表 8-26 GD_SPARE_CNFG1 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11RESERVEDR/W0h保留
10RESERVEDR/W0h保留
9RESERVEDR/W0h保留
8RESERVEDR/W0h保留
7RESERVEDR/W0h保留
6RESERVEDR/W0h保留
5RESERVEDR/W0h保留
4RESERVEDR/W0h保留
3RESERVEDR/W0h保留
2RESERVEDR/W0h保留
1RESERVEDR/W0h保留
0RESERVEDR/W0h保留

8.2.12 HB_ITRIP_DG 寄存器(偏移 = 14h)[复位 = 0000h]

表 8-27 展示了 HB_ITRIP_DG。

返回到汇总表

为每个半桥配置 ITRIP 抗尖峰脉冲。ITRIP 定时在半桥对之间共享。

表 8-27 HB_ITRIP_DG 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11-10OUT6_ITRIP_DGR/W0h配置半桥 6 的 ITRIP 抗尖峰脉冲时间。
00b = 2µs
01b = 5µs
10b = 10µs
11b = 20µs
9-8OUT5_ITRIP_DGR/W0h配置半桥 5 的 ITRIP 抗尖峰脉冲时间。
00b = 2µs
01b = 5µs
10b = 10µs
11b = 20µs
7-6OUT4_ITRIP_DGR/W0h配置半桥 4 的 ITRIP 抗尖峰脉冲时间。
00b = 2µs
01b = 5µs
10b = 10µs
11b = 20µs
5-4OUT3_ITRIP_DGR/W0h配置半桥 3 的 ITRIP 抗尖峰脉冲时间。
00b = 2µs
01b = 5µs
10b = 10µs
11b = 20µs
3-2OUT2_ITRIP_DGR/W0h配置半桥 2 的 ITRIP 抗尖峰脉冲时间。
00b = 2µs
01b = 5µs
10b = 10µs
11b = 20µs
1-0OUT1_ITRIP_DGR/W0h配置半桥 1 的 ITRIP 抗尖峰脉冲时间。
00b = 2µs
01b = 5µs
10b = 10µs
11b = 20µs

8.2.13 HB_OUT_CNFG1 寄存器(偏移 = 15h)[复位 = 0000h]

HB_OUT_CNFG1 如表 8-28 所示。

返回到汇总表

为每个半桥配置输出模式,设置 IPROPI 采样保持电路和半桥对续流。

表 8-28 HB_OUT_CNFG1 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14NSR_OUT6_DISR/W0h在半桥 6 的 ITRIP 调节期间禁用非同步整流(设置有源续流)。
无源续流 = 0b
有源续流 = 1b
13NSR_OUT5_DISR/W0h在半桥 5 的 ITRIP 调节期间禁用非同步整流(设置有源续流)。
无源续流 = 0b
有源续流 = 1b
12NSR_OUT4_DISR/W0h在半桥 4 的 ITRIP 调节期间禁用非同步整流(设置有源续流)。
无源续流 = 0b
有源续流 = 1b
11NSR_OUT3_DISR/W0h在半桥 3 的 ITRIP 调节期间禁用非同步整流(设置有源续流)。
无源续流 = 0b
有源续流 = 1b
10NSR_OUT2_DISR/W0h在半桥 2 的 ITRIP 调节期间禁用非同步整流(设置有源续流)。
无源续流 = 0b
有源续流 = 1b
9NSR_OUT1_DISR/W0h在半桥 1 的 ITRIP 调节期间禁用非同步整流(设置有源续流)。
无源续流 = 0b
有源续流 = 1b
8IPROPI_SH_ENR/W0h使能 IPROPI 采样保持电路。
7RESERVEDR/W0h保留
6RESERVEDR/W0h保留
5-3OUT6_CNFGR/W0h半桥 6 的配置。
使能或禁用半桥控制,并在 PWM 或 SPI 之间设置控制模式。
000b = 禁用
001b = 使能(SPI 寄存器控制)
010b = PWM1 互补控制
011b = PWM1 LS 控制
100b = PWM1 HS 控制
101b = PWM2 互补控制
110b = PWM2 LS 控制
111b = PWM2 HS 控制
2-0OUT5_CNFGR/W0h半桥 5 的配置。
使能或禁用半桥控制,并在 PWM 或 SPI 之间设置控制模式。
000b = 禁用
001b = 使能(SPI 寄存器控制)
010b = PWM1 互补控制
011b = PWM1 LS 控制
100b = PWM1 HS 控制
101b = PWM2 互补控制
110b = PWM2 LS 控制
111b = PWM2 HS 控制

8.2.14 HB_OUT_CNFG2 寄存器(偏移 = 16h)[复位 = 0000h]

HB_OUT_CNFG2 如表 8-29 所示。

返回到汇总表

为每个半桥配置输出模式。

表 8-29 HB_OUT_CNFG2 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13-11OUT4_CNFGR/W0h半桥 4 的配置。
使能或禁用半桥控制,并在 PWM 或 SPI 之间设置控制模式。
000b = 禁用
001b = 使能(SPI 寄存器控制)
010b = PWM1 互补控制
011b = PWM1 LS 控制
100b = PWM1 HS 控制
101b = PWM2 互补控制
110b = PWM2 LS 控制
111b = PWM2 HS 控制
10-8OUT3_CNFGR/W0h半桥 3 的配置。
使能或禁用半桥控制,并在 PWM 或 SPI 之间设置控制模式。
000b = 禁用
001b = 使能(SPI 寄存器控制)
010b = PWM1 互补控制
011b = PWM1 LS 控制
100b = PWM1 HS 控制
101b = PWM2 互补控制
110b = PWM2 LS 控制
111b = PWM2 HS 控制
7OUT2_MODER/W0h用于通过内部 PWM 将 OUT2 启用为高侧驱动器的位。
OUT2_CNFG 用于启用和禁用驱动器
PWM 设置 - 频率:PWM_OUT2_FREQ,DC:OUT2_DC。
6OUT1_MODER/W0h用于通过内部 PWM 将 OUT1 启用为高侧驱动器的位。
OUT1_CNFG 用于启用和禁用驱动器
PWM 设置 - 频率:PWM_OUT1_FREQ,DC:OUT1_DC。
5-3OUT2_CNFGR/W0h半桥 2 的配置。
使能或禁用半桥控制,并在 PWM 或 SPI 之间设置控制模式。
000b = 禁用
001b = 使能(SPI 寄存器控制)
010b = PWM1 互补控制
011b = PWM1 LS 控制
100b = PWM1 HS 控制
101b = PWM2 互补控制
110b = PWM2 LS 控制
111b = PWM2 HS 控制
2-0OUT1_CNFGR/W0h半桥 1 的配置。
使能或禁用半桥控制,并在 PWM 或 SPI 之间设置控制模式。
000b = 禁用
001b = 使能(SPI 寄存器控制)
010b = PWM1 互补控制
011b = PWM1 LS 控制
100b = PWM1 HS 控制
101b = PWM2 互补控制
110b = PWM2 LS 控制
111b = PWM2 HS 控制

8.2.15 HB_OCP_CNFG 寄存器(偏移 = 17h)[复位 = 0000h]

表 8-30 展示了 HB_OCP_CNFG。

返回到汇总表

半桥配置寄存器的过流抗尖峰脉冲。

表 8-30 HB_OCP_CNFG 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11-10OUT6_OCP_DGR/W0h半桥 6 的过流抗尖峰脉冲时间。
00b = 6µs
01b = 10µs
10b = 15µs
11b = 60µs
9-8OUT5_OCP_DGR/W0h半桥 5 的过流抗尖峰脉冲时间。
00b = 6µs
01b = 10µs
10b = 15µs
11b = 60µs
7-6OUT4_OCP_DGR/W0h半桥 4 的过流抗尖峰脉冲时间。
00b = 6µs
01b = 10µs
10b = 15µs
11b = 60µs
5-4OUT3_OCP_DGR/W0h半桥 3 的过流抗尖峰脉冲时间。
00b = 6µs
01b = 10µs
10b = 15µs
11b = 60µs
3-2OUT2_OCP_DGR/W0h半桥 2 的过流抗尖峰脉冲时间。
00b = 6µs
01b = 10µs
10b = 15µs
11b = 60µs
1-0OUT1_OCP_DGR/W0h半桥 1 的过流抗尖峰脉冲时间。
00b = 6µs
01b = 10µs
10b = 15µs
11b = 60µs

8.2.16 HB_OL_CNFG1 寄存器(偏移 = 18h)[复位 = 0000h]

HB_OL_CNFG1 如表 8-31 所示。

返回到汇总表

配置半桥的有源和关断状态开路负载检测电路。

表 8-31 HB_OL_CNFG1 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13-12HB_OLP_CNFGR/W0h关断状态诊断配置。
00b = 禁用关断状态
01b = 使能 OUT X 上拉,使能 OUT Y 下拉,选择 OUT Y,VREF 低电平
10b = 使能 OUT X 上拉,使能 OUT Y 下拉,选择 OUT X,VREF 高电平
11b = 使能 OUT X 下拉,使能 OUT Y 上拉,选择 OUT Y,VREF 低电平
11-8HB_OLP_SELR/W0h半桥的关断状态开路负载诊断使能。
0000b = 禁用
0001b = OUT1 和 OUT2
0010b = OUT1 和 OUT3
0011b = OUT1 和 OUT4
0100b = OUT1 和 OUT5
0101b = OUT1 和 OUT6
0110b = OUT2 和 OUT3
0111b = OUT2 和 OUT4
1000b = OUT2 和 OUT5
1001b = OUT2 和 OUT6
1010b = OUT3 和 OUT4
1011b = OUT3 和 OUT5
1100b = OUT3 和 OUT6
1101b = OUT4 和 OUT5
1110b = OUT4 和 OUT6
1111b = OUT5 和 OUT6
7RESERVEDR/W0h保留
6RESERVEDR/W0h保留
5OUT6_OLA_ENR/W0h半桥 6 的有源开路负载诊断使能。
0b = 禁用
1b = 启用
4OUT5_OLA_ENR/W0h半桥 5 的有源开路负载诊断使能。
0b = 禁用
1b = 启用
3OUT4_OLA_ENR/W0h半桥 4 的有源开路负载诊断使能。
0b = 禁用
1b = 启用
2OUT3_OLA_ENR/W0h半桥 3 的有源开路负载诊断使能。
0b = 禁用
1b = 启用
1OUT2_OLA_ENR/W0h半桥 2 的有源开路负载诊断使能。
0b = 禁用
1b = 启用
0OUT1_OLA_ENR/W0h半桥 1 的有源开路负载诊断使能。
0b = 禁用
1b = 启用

8.2.17 HB_OL_CNFG2 寄存器(偏移 = 19h)[复位 = 0000h]

HB_OL_CNFG2 如表 8-32 所示。

返回到汇总表

配置半桥有源开路负载检测电路的周期计数阈值。

表 8-32 HB_OL_CNFG2 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11-10OUT6_OLA_THR/W0h设置半桥 6 有源开路负载周期计数阈值。
0b = 32 个周期
1b = 128 个周期
10b - 512 个周期
11b - 1024 个周期
9-8OUT5_OLA_THR/W0h设置半桥 5 有源开路负载周期计数阈值。
0b = 32 个周期
1b = 128 个周期
10b - 512 个周期
11b - 1024 个周期
7-6OUT4_OLA_THR/W0h设置半桥 4 有源开路负载周期计数阈值。
0b = 32 个周期
1b = 128 个周期
10b - 512 个周期
11b - 1024 个周期
5-4OUT3_OLA_THR/W0h设置半桥 3 有源开路负载周期计数阈值。
0b = 32 个周期
1b = 128 个周期
10b - 512 个周期
11b - 1024 个周期
3-2OUT2_OLA_THR/W0h设置半桥 2 有源开路负载周期计数阈值。
0b = 32 个周期
1b = 128 个周期
10b - 512 个周期
11b - 1024 个周期
1-0OUT1_OLA_THR/W0h设置半桥 1 有源开路负载周期计数阈值。
0b = 32 个周期
1b = 128 个周期
10b - 512 个周期
11b - 1024 个周期

8.2.18 HB_SR_CNFG 寄存器(偏移 = 1Ah)[复位 = 0000h]

表 8-33 展示了 HB_SR_CNFG。

返回到汇总表

为每个半桥配置转换率时序。

表 8-33 HB_SR_CNFG 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11-10OUT6_SRR/W0h配置半桥 6 的转换率。
00b = 1.6V/µs
01b = 13.5V/µs
10b = 24V/µs
9-8OUT5_SRR/W0h配置半桥 5 的转换率。
00b = 1.6V/µs
01b = 13.5V/µs
10b = 24V/µs
7-6OUT4_SRR/W0h配置半桥 4 的转换率。
00b = 1.6V/µs
01b = 13.5V/µs
10b = 24V/µs
5-4OUT3_SRR/W0h配置半桥 3 的转换率。
00b = 1.6V/µs
01b = 13.5V/µs
10b = 24V/µs
3-2OUT2_SRR/W0h配置半桥 2 的转换率。
00b = 1.6V/µs
01b = 13.5V/µs
10b = 24V/µs
1-0OUT1_SRR/W0h配置半桥 1 的转换率。
00b = 1.6V/µs
01b = 13.5V/µs
10b = 24V/µs

8.2.19 HB_ITRIP_CNFG 寄存器(偏移 = 1Bh)[复位 = 0000h]

表 8-34 展示了 HB_ITRIP_CNFG。

返回到汇总表

配置 ITRIP 电平并为每个半桥使能 ITRIP。ITRIP 电平在半桥对之间共享。

表 8-34 HB_ITRIP_CNFG 寄存器字段说明
字段类型复位说明
15OUT6_ITRIP_ENR/W0h使能半桥 6 的 ITRIP 调节。
14OUT5_ITRIP_ENR/W0h使能半桥 5 的 ITRIP 调节。
13OUT4_ITRIP_ENR/W0h使能半桥 4 的 ITRIP 调节。
12OUT3_ITRIP_ENR/W0h使能半桥 3 的 ITRIP 调节。
11OUT2_ITRIP_ENR/W0h使能半桥 2 的 ITRIP 调节。
10OUT1_ITRIP_ENR/W0h使能半桥 1 的 ITRIP 调节。
9-8OUT6_ITRIP_LVLR/W0h配置半桥 6 的 ITRIP 电流阈值电平。
00b = 2.3A。
01b = 5.4A
10b = 6.2A
11b = 保留。
7-6OUT5_ITRIP_LVLR/W0h配置半桥 5 的 ITRIP 电流阈值电平。
00b = 2.9A
01b = 6.6A
10b = 7.6A
11b = 保留。
5-4OUT4_ITRIP_LVLR/W0h配置半桥 4 的 ITRIP 电流阈值电平。
00b = 1.3A
01b = 2.5A
10b = 3.4A
11b = 保留。
3-2OUT3_ITRIP_LVLR/W0h配置半桥 3 的 ITRIP 电流阈值电平。
00b = 1.3A
01b = 2.5A
10b = 3.4A
11b = 保留。
1OUT2_ITRIP_LVLR/W0h配置半桥 2 的 ITRIP 电流阈值电平。
0b = 0.7A
1b = 0.875A
0OUT1_ITRIP_LVLR/W0h配置半桥 1 的 ITRIP 电流阈值电平。
0b = 0.7A
1b = 0.875A

8.2.20 HB_ITRIP_FREQ 寄存器(偏移 = 1Ch)[复位 = 0000h]

表 8-35 展示了 HB_ITRIP_FREQ。

返回到汇总表

为每个半桥配置 ITRIP 频率和抗尖峰脉冲。ITRIP 定时在半桥对之间共享。

表 8-35 HB_ITRIP_FREQ 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13-12HB_TOFF_SELR/W0hOUT1-6 半桥驱动器的 Toff 选择。此处 T 由 OUTx_ITRIP_FREQ 决定。
00b - 零,禁用
01b - Toff = T/2
10b - Toff=T/4
11b - Toff=T
11-10OUT6_ITRIP_FREQR/W0h配置半桥 6 的 ITRIP 调节频率。
00b = 20kHz
01b = 10kHz
10b = 5kHz
11b = 2.5kHz
9-8OUT5_ITRIP_FREQR/W0h配置半桥 5 的 ITRIP 调节频率。
00b = 20kHz
01b = 10kHz
10b = 5kHz
11b = 2.5kHz
7-6OUT4_ITRIP_FREQR/W0h配置半桥 4 的 ITRIP 调节频率。00b = 20kHz
01b = 10kHz
10b = 5kHz
11b = 2.5kHz
5-4OUT3_ITRIP_FREQR/W0h配置半桥 3 的 ITRIP 调节频率。
00b = 20kHz
01b = 10kHz
10b = 5kHz
11b = 2.5kHz
3-2OUT2_ITRIP_FREQ/PWM_OUT2_FREQR/W0h配置半桥 2 的 ITRIP 调节频率。
00b = 20kHz
01b = 10kHz
10b = 5kHz
11b = 2.5kHz
(当 OUT2_MODE = 1 时)。用于 PWM FREQ 设置 PWM_OUT2_FREQ:
00b - 108Hz
01b - 217Hz
10b - 289Hz
11b - 434Hz
1-0OUT1_ITRIP_FREQ/PWM_OUT1_FREQR/W0h配置半桥 1 的 ITRIP 调节频率。
00b = 20kHz
01b = 10kHz
10b = 5kHz
11b = 2.5kHz
(当 OUT1_MODE = 1 时)。用于 PWM FREQ 设置 PWM_OUT1_FREQ:
00b - 108Hz
01b - 217Hz
10b - 289Hz
11b - 434Hz

8.2.21 HS_HEAT_OUT_CNFG 寄存器(偏移 = 1Dh)[复位 = 0000h]

表 8-36 展示了 HS_HEAT_OUT_CNFG。

返回到汇总表

为每个高侧驱动器和加热器配置输出模式。

表 8-36 HS_HEAT_OUT_CNFG 寄存器字段说明
字段类型复位说明
15-14HEAT_CNFGR/W0h加热器驱动器的配置。使能或禁用加热器控制,并在 PWM 或 SPI 之间设置控制模式。
00b = 禁用
01b = 使能 SPI 控制
10b = PWM1 引脚控制
11b = 保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11-10OUT12_CNFGR/W0h高侧驱动器 12 的配置。使能或禁用高侧驱动器控制,并在 PWM 或 SPI 之间设置控制模式。
00b = 禁用
01b = 使能 SPI 控制
10b = PWM 引脚控制
11b = PWM 发生器
9-8OUT11_CNFGR/W0h高侧驱动器 11 的配置。使能或禁用高侧驱动器控制,并在 PWM 或 SPI 之间设置控制模式。
00b = 禁用
01b = 使能 SPI 控制
10b = PWM 引脚控制
11b = PWM 发生器
7-6OUT10_CNFGR/W0h高侧驱动器 10 的配置。使能或禁用高侧驱动器控制,并在 PWM 或 SPI 之间设置控制模式。
00b = 禁用
01b = 使能 SPI 控制
10b = PWM 引脚控制
11b = PWM 发生器
5-4OUT9_CNFGR/W0h高侧驱动器 9 的配置。使能或禁用高侧驱动器控制,并在 PWM 或 SPI 之间设置控制模式。
00b = 禁用
01b = 使能 SPI 控制
10b = PWM 引脚控制
11b = PWM 发生器
3-2OUT8_CNFGR/W0h高侧驱动器 8 的配置。使能或禁用高侧驱动器控制,并在 PWM 或 SPI 之间设置控制模式。
00b = 禁用
01b = 使能 SPI 控制
10b = PWM 引脚控制
11b = PWM 发生器
1-0OUT7_CNFGR/W0h高侧驱动器 7 的配置。使能或禁用高侧驱动器控制,并在 PWM 或 SPI 之间设置控制模式。
00b = 禁用
01b = 使能 SPI 控制
10b = PWM 引脚控制
11b = PWM 发生器

8.2.22 HS_OC_CNFG 寄存器(偏移 = 1Eh)[复位 = 1000h]

表 8-37 展示了 HS_OC_CNFG。

返回到汇总表

为每个高侧驱动器配置过流阈值。

表 8-37 HS_OC_CNFG 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12OUT11_EC_MODER/W1h该位设置高侧 OUT11 以通过 OUT11_CNFG 位进行独立控制或作为电致变色驱动器的电源。
0b = OUT11 配置为独立的高侧驱动器。EC FET 的漏极连接到 PVDD
1b = OUT11 配置为 EC FET 的电源
11RESERVEDR/W0h保留
10RESERVEDR/W0h保留
9RESERVEDR/W0h保留
8RESERVEDR/W0h保留
7RESERVEDR/W0h保留
6RESERVEDR/W0h保留
5OUT12_OC_THR/W0h为高侧驱动器 12 配置高或低过流阈值。
0b = 低电流阈值
1b = 高电流阈值
4OUT11_OC_THR/W0h为高侧驱动器 11 配置高或低过流阈值。
0b = 低电流阈值
1b = 高电流阈值
3OUT10_OC_THR/W0h为高侧驱动器 10 配置高或低过流阈值。
0b = 低电流阈值
1b = 高电流阈值
2OUT9_OC_THR/W0h为高侧驱动器 9 配置高或低过流阈值。
0b = 低电流阈值
1b = 高电流阈值
1OUT8_OC_THR/W0h为高侧驱动器 8 配置高或低过流阈值。
0b = 低电流阈值
1b = 高电流阈值
0OUT7_RDSON_MODER/W0h为高侧驱动器 7 配置高 RDSON 模式或低 RDSON 模式(适用于灯泡/灯负载)。
0b = 高 RDSON 模式(LED 驱动器模式)
1b = 低 RDSON 模式(灯泡/灯驱动器模式)

8.2.23 HS_OL_CNFG 寄存器(偏移 = 1Fh)[复位 = 0000h]

表 8-38 展示了 HS_OL_CNFG。

返回到汇总表

为每个高侧驱动器配置开路负载阈值。

表 8-38 HS_OL_CNFG 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13OUT12_OLA_THR/W0h配置高侧驱动器 12 开路负载阈值。
0b = 低阈值
1b = 高阈值
12OUT11_OLA_THR/W0h配置高侧驱动器 11 开路负载阈值。
0b = 低阈值
1b = 高阈值
11OUT10_OLA_THR/W0h配置高侧驱动器 10 开路负载阈值。
0b = 低阈值
1b = 高阈值
10OUT9_OLA_THR/W0h配置高侧驱动器 9 开路负载阈值。
0b = 低阈值
1b = 高阈值
9OUT8_OLA_THR/W0h配置高侧驱动器 8 开路负载阈值。
0b = 低阈值
1b = 高阈值
8RESERVEDR/W0h保留
7RESERVEDR/W0h保留
6RESERVEDR/W0h保留
5OUT12_OLA_ENR/W0h为高侧驱动器 12 使能开路负载检测电路。
4OUT11_OLA_ENR/W0h为高侧驱动器 11 使能开路负载检测电路。
3OUT10_OLA_ENR/W0h为高侧驱动器 10 使能开路负载检测电路。
2OUT9_OLA_ENR/W0h为高侧驱动器 9 使能开路负载检测电路。
1OUT8_OLA_ENR/W0h为高侧驱动器 8 使能开路负载检测电路。
0OUT7_OLA_ENR/W0h为高侧驱动器 7 使能开路负载检测电路。

8.2.24 HS_REG_CNFG1 寄存器(偏移 = 20h)[复位 = 0000h]

HS_REG_CNFG1 如表 8-39 所示。

返回到汇总表

配置 OUT7 ITRIP 设置。

表 8-39 HS_REG_CNFG1 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11RESERVEDR/W0h保留
10RESERVEDR/W0h保留
9RESERVEDR/W0h保留
8RESERVEDR/W0h保留
7OUT7_ITRIP_ENR/W0h使能高侧驱动器 7 的 ITRIP。
6RESERVEDR/W0h保留
5RESERVEDR/W0h保留
4RESERVEDR/W0h保留
3-2OUT7_ITRIP_FREQR/W0h配置 OUT7 ITRIP 调节频率。
00b = 1.7kHz
01b = 2.2kHz
10b = 3kHz
11b = 4.4kHz
1-0OUT7_ITRIP_DGR/W0h配置 OUT7 ITRIP 抗尖峰脉冲时间。
00b = 48µs
01b = 40µs
10b = 32µs
11b = 24µs

8.2.25 HS_REG_CNFG2 寄存器(偏移 = 21h)[复位 = 0000h]

HS_REG_CNFG2 如表 8-40 所示。

返回到汇总表

为每个高侧驱动器配置恒流模式。

表 8-40 HS_REG_CNFG2 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13OUT12_CCM_TOR/W0h配置高侧输出 12 的恒流模式电流限制选项。
0b = 350mA
1b = 450mA
12OUT11_CCM_TOR/W0h配置高侧输出 11 的恒流模式电流限制选项。
0b = 350mA
1b = 450mA
11OUT10_CCM_TOR/W0h配置高侧输出 10 的恒流模式电流限制选项。
0b = 350mA
1b = 450mA
10OUT9_CCM_TOR/W0h配置高侧输出 9 的恒流模式电流限制选项。
0b = 350mA
1b = 450mA
9OUT8_CCM_TOR/W0h配置高侧输出 8 的恒流模式电流限制选项。
0b = 350mA
1b = 450mA
8OUT7_CCM_TOR/W0h配置高侧输出 7 的恒流模式电流限制选项。CCM 值基于 OUT7_RDSON_MODE。
如果 OUT7_RDSON_MODE = 0b:
0b = 250mA
1b = 330mA

如果 OUT7_RDSON_MODE = 1b:
0b = 360mA 1b = 450mA
7RESERVEDR/W0h保留
6RESERVEDR/W0h保留
5OUT12_CCM_ENR/W0h为高侧驱动器 12 使能恒流模式电路。
4OUT11_CCM_ENR/W0h为高侧驱动器 11 使能恒流模式电路。
3OUT10_CCM_ENR/W0h为高侧驱动器 10 使能恒流模式电路。
2OUT9_CCM_ENR/W0h为高侧驱动器 9 使能恒流模式电路。
1OUT8_CCM_ENR/W0h为高侧驱动器 8 使能恒流模式电路。
0OUT7_CCM_ENR/W0h为高侧驱动器 7 使能恒流模式电路。

8.2.26 HS_PWM_FREQ_CNFG 寄存器(偏移 = 22h)[复位 = 0000h]

表 8-41 展示了 HS_PWM_FREQ_CNFG。

返回到汇总表

配置每个专用 PWM 发生器的频率。

表 8-41 HS_PWM_FREQ_CNFG 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11-10PWM_OUT12_FREQR/W0h为高侧驱动器 12 配置专用 PWM 发生器的频率输出。
00b = 108Hz
01b = 217Hz
10b = 289Hz
11b = 434Hz
9-8PWM_OUT11_FREQR/W0h为高侧驱动器 11 配置专用 PWM 发生器的频率输出。
00b = 108Hz
01b = 217Hz
10b = 289Hz
11b = 434Hz
7-6PWM_OUT10_FREQR/W0h为高侧驱动器 10 配置专用 PWM 发生器的频率输出。
00b = 108Hz
01b = 217Hz
10b = 289Hz
11b = 434Hz
5-4PWM_OUT9_FREQR/W0h为高侧驱动器 9 配置专用 PWM 发生器的频率输出。
00b = 108Hz
01b = 217Hz
10b = 289Hz
11b = 434Hz
3-2PWM_OUT8_FREQR/W0h为高侧驱动器 8 配置专用 PWM 发生器的频率输出。
00b = 108Hz
01b = 217Hz
10b = 289Hz
11b = 434Hz
1-0PWM_OUT7_FREQR/W0h为高侧驱动器 7 配置专用 PWM 发生器的频率输出。
00b = 108Hz
01b = 217Hz
10b = 289Hz
11b = 434Hz

8.2.27 HEAT_CNFG 寄存器(偏移 = 23h)[复位 = 0A3Ch]

表 8-42 展示了 HEAT_CNFG。

返回到汇总表

配置加热器驱动器和故障响应。

表 8-42 HEAT_CNFG 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11-8HEAT_VDS_LVLR/WAh加热器 MOSFET VDS 监控保护阈值。
0000b = 0.06V
00001b = 0.08V
0010b = 0.10V
0011b = 0.12V
0100b = 0.14V
0101b = 0.16V
0110b = 0.18V
0111b = 0.2V
1000b = 0.24V
1001b = 0.28V
1010b = 0.32V
1011b = 0.36V
1100b = 0.4V
1101b = 0.44V
1110b = 0.56V
1111b = 1V
7-6HEAT_VDS_MODER/W0h加热器 MOSFET VDS 过流监控故障模式。
00b = 锁存故障。
01b = 逐周期。
10b = 仅警告报告。
11b = 禁用。
5-4HEAT_VDS_BLKR/W3h加热器 MOSFET VDS 监控消隐时间。
00b = 4µs
01b = 8µs
10b = 16µs
11b = 32µs
3-2HEAT_VDS_DGR/W3h加热器 MOSFET VDS 过流监控抗尖峰脉冲时间。
00b = 1µs
01b = 2µs
10b = 4µs
11b = 8µs
1HEAT_OLP_ENR/W0h使能加热器离线开路负载检测电路。
0RESERVEDR/W0h保留

8.2.28 EC_CNFG 寄存器(偏移 = 24h)[复位 = 0000h]

表 8-43 展示了 EC_CNFG。

返回到汇总表

配置电子铬驱动器和故障响应。

表 8-43 EC_CNFG 寄存器字段说明
字段类型复位说明
15-14ECFB_DIAGR/W0h使能 ECFB 上的开路负载检测电路。
00b = 禁用
01b = SC
10b = OLP
11b = 禁用/保留
13-12EC_OUT11_OCP_DGR/W0h当 EC_MODE=1 时的 OUT11 OCP 抗尖峰脉冲设置
00b = 6µs
01b = 10µs
10b = 15µs
11b = 60µs
11-10ECFB_SC_RSELR/W0hECFB 诊断短路检测选项。
00b = 0.5Ω
01b = 1.0Ω
10b = 2.0Ω
11b = 3.0Ω
9-8ECFB_OV_DGR/W0h配置过压故障抗尖峰脉冲时间。00b = 20µs
01b = 50µs
10b = 100µs
11b = 200µs
7RESERVEDR/W0h保留
6RESERVEDR/W0h保留
5-4ECFB_OV_MODER/W0h配置 EC 驱动器的 ECFB OV 故障响应。
0b = 无操作
01b = 如果电压大于 3V 的时间超过 EFB_OV_DG,则报告 ECFB_OV。
10b = 如果电压大于 3V 的时间超过 EFB_OV_DG 时间则报告 ECFB_OV,并通过下拉电阻将 ECDRV 驱动为低电平。
3EC_FLT_MODER/W0h配置 EC 驱动器的过流故障响应。
0b = Hi-Z EC 驱动器
1b = 使用 OUT7 ITRIP 设置重试
2ECFB_LS_PWMR/W0h使能 EC 负载的 LS PWM 放电。
0b = 无 PWM 放电(快速放电)
1b = 使能 PWM 放电
1EC_OLENR/W0h该位在 EC 放电期间使能开路负载检测电路。
0b = 在 EC 放电期间禁用开路负载检测
1b = 在 EC 放电期间使能开路负载检测
0ECFB_MAXR/W0h配置 EC 的最大目标电压。
0b = 1.2V
1b = 1.5V

8.2.29 HS_REG_CNFG3 寄存器(偏移 = 25h)[复位 = 0000h]

HS_REG_CNFG3 如表 8-44 所示。

返回到汇总表

配置 HS ITRIP 设置。

表 8-44 HS_REG_CNFG3 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11-10HS_OUT_ITRIP_FREQR/W0hOUT8-12 的 ITRIP FREQ 设置
00b - 1.7KHz
01b - 2.2KHz
10b - 3KHz
11b - 4.4KHz
9-8HS_OUT_ITRIP_DGR/W0hOUT8-12 驱动器的常见 ITRIP 抗尖峰脉冲设置
00b - 48µs
01b - 40µs
10b - 32µs
11b - 24µs
7RESERVEDR/W0h保留
6RESERVEDR/W0h保留
5RESERVEDR/W0h保留
4HS_OUT12_ITRIP_ENR/W0h使能高侧驱动器 12 的 ITRIP。
3HS_OUT11_ITRIP_ENR/W0h使能高侧驱动器 11 的 ITRIP。
2HS_OUT10_ITRIP_ENR/W0h使能高侧驱动器 10 的 ITRIP。
1HS_OUT9_ITRIP_ENR/W0h使能高侧驱动器 9 的 ITRIP。
0HS_OUT8_ITRIP_ENR/W0h使能高侧驱动器 8 的 ITRIP。

8.2.30 SPARE_CNFG2 寄存器(偏移 = 26h)[复位 = 0000h]

SPARE_CNFG2 如表 8-45 所示。

返回到汇总表

备用配置寄存器。

表 8-45 SPARE_CNFG2 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11RESERVEDR/W0h保留
10RESERVEDR/W0h保留
9RESERVEDR/W0h保留
8RESERVEDR/W0h保留
7RESERVEDR/W0h保留
6RESERVEDR/W0h保留
5RESERVEDR/W0h保留
4RESERVEDR/W0h保留
3RESERVEDR/W0h保留
2RESERVEDR/W0h保留
1RESERVEDR/W0h保留
0RESERVEDR/W0h保留

8.2.31 OUT1_HS_MODE_DC 寄存器(偏移 = 27h)[复位 = 0000h]

OUT1_HS_MODE_DC 如表 8-46 所示。

返回到汇总表

配置占空比的 10 个位

表 8-46 OUT1_HS_MODE_DC 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11RESERVEDR/W0h保留
10RESERVEDR/W0h保留
9-0OUT1_DCR/W0h当 OUT1_MODE=1 时,专用 PWM 发生器的 OUT1 占空比的 10 位分辨率控制,最大值为 1022。

8.2.32 OUT2_HS_MODE_DC 寄存器(偏移 = 28h)[复位 = 0000h]

OUT2_HS_MODE_DC 如表 8-47 所示。

返回到汇总表

配置占空比的 10 个位

表 8-47 OUT2_HS_MODE_DC 寄存器字段说明
字段类型复位说明
15RESERVEDR/W0h保留
14RESERVEDR/W0h保留
13RESERVEDR/W0h保留
12RESERVEDR/W0h保留
11RESERVEDR/W0h保留
10RESERVEDR/W0h保留
9-0OUT2_DCR/W0h当 OUT2_MODE=1 时,专用 PWM 发生器的 OUT2 占空比的 10 位分辨率控制,最大值为 1022。