ZHCSYZ0 September   2025 TMF0064

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 功能测试
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 64768 位 FRAM
      2. 6.3.2 FRAM 状态存储器
      3. 6.3.3 地址寄存器和传输状态
      4. 6.3.4 将数据写入 FRAM
      5. 6.3.5 TMF0064 器件 ID
      6. 6.3.6 总线端接
    4. 6.4 器件功能模式
      1. 6.4.1 功能测试的测试程序
        1. 6.4.1.1 多目标配置
    5. 6.5 编程
      1. 6.5.1 串行通信
      2. 6.5.2 初始化
      3. 6.5.3 ROM 命令
        1. 6.5.3.1 读取 ROM 命令 [33h]
        2. 6.5.3.2 匹配 ROM 命令 [55h]
        3. 6.5.3.3 跳过 ROM 命令 [CCh]
        4. 6.5.3.4 搜索 ROM 命令 [F0h]
        5. 6.5.3.5 恢复命令 [A5h]
        6. 6.5.3.6 超速跳过 ROM 命令 [3Ch]
        7. 6.5.3.7 超速匹配 ROM 命令 [69h]
      4. 6.5.4 存储器功能命令
        1. 6.5.4.1 写入暂存区命令 [0Fh]
        2. 6.5.4.2 读取暂存区命令 [AAh]
        3. 6.5.4.3 复制暂存区 [55h]
        4. 6.5.4.4 读取存储器 [F0h]
        5. 6.5.4.5 扩展读取存储器 [A5h]
        6. 6.5.4.6 存储器命令流程图
      5. 6.5.5 SDQ 信令
        1. 6.5.5.1 复位和存在脉冲
        2. 6.5.5.2 写入读取时隙
      6. 6.5.6 空闲
      7. 6.5.7 CRC 生成
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 接收文档更新通知
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息
    1. 10.1 封装信息
    2. 10.2 卷带包装信息

5.5 电气特性

最小值和最大值规格的适用范围为 -10°C 的 TA 至 85°C。典型值规格的适用条件为 25°C 且 VPUP = 3.3V 和 5V（除非另有说明）。
参数测试条件最小值典型值最大值单位
I/O 引脚：一般数据
VPUP上拉电压±5% 浮动3.133.33.46V
4.7555.25V
RPUP上拉电阻(1)(2)(3)500Ω
CCABLE电缆电容(4)(5)1.7nF
CIO输入电容(6)(4)2000pF
IL输入负载电流(7)714µA
VIL输入低电压(8)0.5V
VOL输出低电压在 RPUP = 500Ω、
VPUP = 3.3V 下测量		0.40.5V
在 RPUP = 500Ω、
VPUP = 5V 下测量		0.40.5V
VTL高至低电平转换阈值(4)(3)(9)VPUP = 3.3V0.841.72V
VPUP = 5V23V
VTH低至高电平转换阈值(4)(3)(10)VPUP = 3.3V1.642.75V
VPUP = 5V3.24.3V
VHY开关迟滞(4)(3)(11)VPUP = 3.3V0.441.1V
VPUP = 5V0.91.3V
(1) 允许的最大上拉电阻取决于连接的器件数量和恢复时间。该指定值假设系统中连接了六个器件并且恢复时间超短。
(2) 电阻容差在 1% 以内或更低。
(3) VTL、VTH 和 VHY 是内部电源电压的函数，内部电源电压是 VPUP、RPUP、单线时序和 SDQ 引脚上容性负载的函数。VPUP 越低、RPUP 和容性负载越大、tREC 越短，会导致 VTL、VTH 和 VHY 的值越低。
(4) 只由设计、特性分析或仿真指定。未经生产测试。
(5) 系统要求。
(6) 最大电容值表示首次施加 VPUP 时的内部寄生电容。寄生储能电容在充电时，不会影响正常的逻辑转换。
(7) 当 SDQ 为高电平 (VPUP) 且器件处于空闲模式（无数字活动或存储器访问）时适用。数字表示待机电流消耗。
(8) 在主机将 SDQ 驱动至逻辑 0 电平时，SDQ 上的电压需要始终小于或等于 VILMAX。
(9) 低于此电压时，在 SDQ 的下降沿期间检测到逻辑 0。
(10) 高于该电压时，在 SDQ 的上升沿期间检测到逻辑 1。
(11) 在 SDQ 引脚的上升沿期间超过 VTH 后，SDQ 上的电压必须至少下降 VHY 才能检测为逻辑 0。