ZHCSXO1A December   2024  – July 2026 LMX2624-SP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 计时示意图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  基准振荡器输入
      2. 6.3.2  基准路径
        1. 6.3.2.1 OSCin 倍频器 (OSC_2X)
        2. 6.3.2.2 R 预分频器 (PLL_R_PRE)
        3. 6.3.2.3 R 后分频器 (PLL_R)
      3. 6.3.3  状态机时钟
      4. 6.3.4  PLL 相位检测器和电荷泵
      5. 6.3.5  N 分频器和分数分频电路
      6. 6.3.6  MUXout 引脚
        1. 6.3.6.1 用于回读的串行数据输出
        2. 6.3.6.2 锁定检测指示器设置为“VCOcal”或“VTUNE 和 VCOcal”类型
      7. 6.3.7  VCO（压控振荡器）
        1. 6.3.7.1 VCO 校准
        2. 6.3.7.2 确定 VCO 增益
        3. 6.3.7.3 双缓冲（影子寄存器）
        4. 6.3.7.4 看门狗特性
        5. 6.3.7.5 RECAL 特性
      8. 6.3.8  通道分频器
      9. 6.3.9  输出静音引脚和乒乓方法
      10. 6.3.10 输出频率倍频器
      11. 6.3.11 输出缓冲器
      12. 6.3.12 断电模式
      13. 6.3.13 相位同步
        1. 6.3.13.1 一般概念
        2. 6.3.13.2 SYNC 的应用类别
        3. 6.3.13.3 使用 SYNC 的过程
      14. 6.3.14 SYSREF
        1. 6.3.14.1 可编程字段
        2. 6.3.14.2 示例
        3. 6.3.14.3 SYSREF 过程
      15. 6.3.15 引脚模式整数频率生成
        1. 6.3.15.1 使用 GPIO 的 4 电平引脚
        2. 6.3.15.2 引脚模式示例
      16. 6.3.16 器件功能模式
    4. 6.4 处理未使用的引脚
    5. 6.5 编程
      1. 6.5.1 建议的初始上电序列
      2. 6.5.2 更改频率的建议顺序
      3. 6.5.3 寄存器映射
        1. 6.5.3.1 器件寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 OSCin 配置
      2. 7.1.2 OSCin 压摆率
      3. 7.1.3 射频输出缓冲器功率控制
      4. 7.1.4 RF 输出缓冲器
      5. 7.1.5 互补侧的射频输出处理
        1. 7.1.5.1 未使用输出的单端端接
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
      3. 7.4.3 PCB 布局上的封装示例
      4. 7.4.4 辐射环境
        1. 7.4.4.1 电离总剂量
        2. 7.4.4.2 单粒子效应
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息
    1. 10.1 工程样片
    2. 10.2 封装选项附录
    3. 10.3 卷带包装信息

4 引脚配置和功能

图 4-1 HBD 封装 64 引脚 CQFP顶视图
表 4-1 引脚功能
引脚 类型(1) 类型 说明
编号 名称
1 NDIV2 I 4 电平引脚 引脚模式下的整数 N 分频器位 2。这是 N 分频器设置的 6 位值 NDIV5-NDIV0 的一部分。有关更多详细信息，请参阅引脚模式整数频率生成中的引脚模式说明。
2 NDIV1 I 4 电平引脚 引脚模式下的整数 N 分频器位 1。这是 N 分频器设置的 6 位值 NDIV5-NDIV0 的一部分。有关更多详细信息，请参阅引脚模式整数频率生成中的引脚模式说明。
3 NDIV0 I 4 电平引脚 引脚模式下的整数 N 分频器位 0。这是 N 分频器设置的 6 位值 NDIV5-NDIV0 的一部分。有关更多详细信息，请参阅引脚模式整数频率生成中的引脚模式说明。
4 GND — — 接地
5 VbiasVCO — — VCO 偏置。需要将 10µF 电容器接地。靠近引脚放置。
6 GND — — 接地
7 REF_DBLR_EN I — 输入基准倍频器在引脚模式下启用。此引脚上为高电平则启用基准倍频器，而此引脚上为低电平则会绕过输入基准倍频器。有关更多详细信息，请参阅引脚模式整数频率生成中的引脚模式说明。
8 CAL/CE I — 芯片使能。在引脚模式（非 SPI 模式）下，该引脚的上升沿会激活 VCO 校准。在 SPI 模式下，该引脚充当 CE，CE 引脚上的高电平使器件启用，引脚上为低电平则禁用器件。
9 SYNC I — 相位同步 SYNC 信号输入引脚。CMOS 输入。如果未使用，通过一个 1kΩ 电阻器接地。
10 GND — — 接地
11 VccDIG — — 数字电源。连接到 3.3V，并将一个 0.1µF 电容器接地。
12 OSCinP I — 基准输入时钟引脚 (+)。高输入阻抗。需要连接串联电容器（建议使用 0.1µF）。对于单端输入，需要在交流耦合串联电容器之前将一个 50Ω 电阻器连接到 GND。对于差动输入，在 OSCinP 和 OSCinM 之间使用 100Ω 电阻器。
13 OSCinM I — OSCinP 的互补引脚 (-)。如果未使用，通过一个 50Ω 电阻器交流耦合到 GND。
14 VregIN — — 输入基准路径调节器去耦。需要将 1µF 电容器接地。靠近引脚放置。
15 OUTMUX2 I — 与 OUTMUX1 和 OUTMUX0 一起控制 RFOUTA 和 RFOUTB 的输出多路复用器选择。这八个选项包括为 RFOUTA 和 RFOUTB 选择 VCO 输出、倍频器输出或通道分频器输出组合。有关更多详细信息，请参阅引脚模式整数频率生成中的引脚模式说明。
16 OUTMUX1 I — 与 OUTMUX2 和 OUTMUX0 一起控制 RFOUTA 和 RFOUTB 的输出多路复用器选择。这八个选项包括为 RFOUTA 和 RFOUTB 选择 VCO 输出、倍频器输出或通道分频器输出组合。有关更多详细信息，请参阅引脚模式整数频率生成中的引脚模式说明。
17 OUTMUX0 I — 与 OUTMUX2 和 OUTMUX1 一起控制 RFOUTA 和 RFOUTB 的输出多路复用器选择。这八个选项包括为 RFOUTA 和 RFOUTB 选择 VCO 输出、倍频器输出或通道分频器输出组合。有关更多详细信息，请参阅引脚模式整数频率生成中的引脚模式说明。
18 MuteA I — 输出缓冲器静音控制。高阻抗 CMOS 输入。使用 MuteA 引脚使 RFOUTA 静音或取消静音
19 MuteB I — 输出缓冲器静音控制。高阻抗 CMOS 输入。使用 MuteB 引脚使 RFOUTB 静音或取消静音
20 VccCP I — 电荷泵电源。连接到 3.3V，并将一个 0.1µF 电容器接地。
21 CPout O — 电荷泵输出。建议将环路滤波器的 C1 连接到靠近电荷泵引脚的位置。
22 GND — 接地 接地
23 GND — 接地 接地
24 VccMASH — — 数字电源。连接到 3.3V，并将一个 0.1µF 和一个 10µF 电容器接地。
25 SCK I — SPI 输入时钟。高阻抗 CMOS 输入。1.6V–3.3V 逻辑电平。
26 SDI I — SPI 输入数据。高阻抗 CMOS 输入。1.6V–3.3V 逻辑电平。
27 VccBUF — — 输出缓冲器电源。连接到 3.3V，并将一个 0.1µF 电容器接地。
28 GND — 接地 接地
29 RFoutBM O — 差分输出 B 对。集成了连接到 VCC 的 50Ω 上拉电阻器。可用作合成器输出或 SYSREF 输出。
30 RFoutBP O — 差分输出 B 对。集成了连接到 VCC 的 50Ω 上拉电阻器。可用作合成器输出或 SYSREF 输出。
31 GND — 接地 接地
32 VccBUF — — 输出缓冲器电源。连接到 3.3V，并将一个 0.1µF 电容器接地。
33 NC — — 通过一个 1kΩ 电阻器将该引脚连接到 VCC 或接地。这不会对性能产生影响。
34 MUXout — — 多路复用输出引脚。可以输出：锁定检测、SPI 回读和诊断。
35 CSB — SPI 负片选。高阻抗 CMOS 输入。1.6V–3.3V 逻辑电平。
36 GND — 接地 接地
37 VccBUF — — 输出缓冲器电源。连接到 3.3V，并将一个 0.1µF 电容器接地。
38 GND — 接地 接地
39 RFoutAM O — 差分输出 A 对。集成了连接到 VCC 的 50Ω 上拉电阻器。
40 RFoutAP O — 差分输出 A 对。集成了连接到 VCC 的 50Ω 上拉电阻器。
41 GND — 接地 接地
42 VccBUF — — 输出缓冲器电源。连接到 3.3V，并将一个 0.1µF 电容器接地。
43 GND — 接地 接地
44 VccVCO2 — — VCO 电源。连接到 3.3V，并将一个 0.1µF 和一个 10µF 电容器接地。
45 VbiasVCO2 — — VCO 偏置。需要将 1µF 电容器接地。
46 SysRefReq I — 用于支持 JESD204B/C 的 SYSREF 请求输入。
47 VrefVCO2 — — VCO 电源基准。需要将 10µF 电容器接地。
48 RECAL_EN I — 启用自动重新校准功能。该引脚上的低电平不触发校准。如果是高电平，则只要器件在经过特定延迟后解锁，就会触发校准。该引脚具有内部 200kΩ 上拉电阻。
49 CDIV0 I 4 电平引脚 在引脚模式选项下控制通道分频器以及 CDIV2 和 CDIV1。有关更多详细信息，请参阅引脚模式整数频率生成中的引脚模式说明。
50 CDIV1 I 4 电平引脚 在引脚模式选项下控制通道分频器以及 CDIV0 和 CDIV2。有关更多详细信息，请参阅引脚模式整数频率生成中的引脚模式说明。
51 CDIV2 I 4 电平引脚 在引脚模式选项下控制通道分频器以及 CDIV1 和 CDIV0。有关更多详细信息，请参阅引脚模式整数频率生成中的引脚模式说明。
52 GND — 接地 接地
53 VbiasVARAC — — VCO 变容偏置。需要将 10µF 电容器接地。
54 GND — 接地 接地
55 Vtune I — VCO 调谐电压输入。
56 VrefVCO — — VCO 电源基准。需要将 10µF 电容器接地。
57 VccVCO — — VCO 电源。连接到 3.3V，并将一个 0.1µF 和一个 10µF 电容器接地。
58 VregVCO — — VCO 稳压器节点。需要将 1µF 电容器接地。
59 GND — 接地 接地
60 GND — 接地 接地
61 NC — NC 通过一个 1KΩ 电阻将该引脚连接到 VCC。
62 NDIV5 I 4 电平引脚 引脚模式下的整数 N 分频器位 5。这是 N 分频器设置的 6 位值 NDIV5-NDIV0 的一部分。有关更多详细信息，请参阅引脚模式整数频率生成中的引脚模式说明。
63 NDIV4 I 4 电平引脚 引脚模式下的整数 N 分频器位 4。这是 N 分频器设置的 6 位值 NDIV5-NDIV0 的一部分。有关更多详细信息，请参阅引脚模式整数频率生成中的引脚模式说明。
64 NDIV3 I 4 电平引脚 引脚模式下的整数 N 分频器位 3。这是 N 分频器设置的 6 位值 NDIV5-NDIV0 的一部分。有关更多详细信息，请参阅引脚模式整数频率生成中的引脚模式说明。
— DAP — 接地 裸片连接焊盘使用多个过孔将 DAP 连接到 PCB 接地平面，以获得良好的热性能。
(1) I = 输入；O = 输出