ZHCSXO1A December   2024  – July 2026 LMX2624-SP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 计时示意图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  基准振荡器输入
      2. 6.3.2  基准路径
        1. 6.3.2.1 OSCin 倍频器 (OSC_2X)
        2. 6.3.2.2 R 预分频器 (PLL_R_PRE)
        3. 6.3.2.3 R 后分频器 (PLL_R)
      3. 6.3.3  状态机时钟
      4. 6.3.4  PLL 相位检测器和电荷泵
      5. 6.3.5  N 分频器和分数分频电路
      6. 6.3.6  MUXout 引脚
        1. 6.3.6.1 用于回读的串行数据输出
        2. 6.3.6.2 锁定检测指示器设置为“VCOcal”或“VTUNE 和 VCOcal”类型
      7. 6.3.7  VCO（压控振荡器）
        1. 6.3.7.1 VCO 校准
        2. 6.3.7.2 确定 VCO 增益
        3. 6.3.7.3 双缓冲（影子寄存器）
        4. 6.3.7.4 看门狗特性
        5. 6.3.7.5 RECAL 特性
      8. 6.3.8  通道分频器
      9. 6.3.9  输出静音引脚和乒乓方法
      10. 6.3.10 输出频率倍频器
      11. 6.3.11 输出缓冲器
      12. 6.3.12 断电模式
      13. 6.3.13 相位同步
        1. 6.3.13.1 一般概念
        2. 6.3.13.2 SYNC 的应用类别
        3. 6.3.13.3 使用 SYNC 的过程
      14. 6.3.14 SYSREF
        1. 6.3.14.1 可编程字段
        2. 6.3.14.2 示例
        3. 6.3.14.3 SYSREF 过程
      15. 6.3.15 引脚模式整数频率生成
        1. 6.3.15.1 使用 GPIO 的 4 电平引脚
        2. 6.3.15.2 引脚模式示例
      16. 6.3.16 器件功能模式
    4. 6.4 处理未使用的引脚
    5. 6.5 编程
      1. 6.5.1 建议的初始上电序列
      2. 6.5.2 更改频率的建议顺序
      3. 6.5.3 寄存器映射
        1. 6.5.3.1 器件寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 OSCin 配置
      2. 7.1.2 OSCin 压摆率
      3. 7.1.3 射频输出缓冲器功率控制
      4. 7.1.4 RF 输出缓冲器
      5. 7.1.5 互补侧的射频输出处理
        1. 7.1.5.1 未使用输出的单端端接
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
      3. 7.4.3 PCB 布局上的封装示例
      4. 7.4.4 辐射环境
        1. 7.4.4.1 电离总剂量
        2. 7.4.4.2 单粒子效应
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息
    1. 10.1 工程样片
    2. 10.2 封装选项附录
    3. 10.3 卷带包装信息

6.3.7.1 VCO 校准

为了降低 VCO 调谐增益并因此提高 VCO 相位噪声性能，将 VCO 频率范围划分为几个不同的频带。7500MHz 至 15000MHz 的整个范围涵盖了一个倍频程，使得分频器可以处理低于下限的频率。这就需要进行频率校准以确定给定所需输出频率的正确频带。只要 R0 寄存器编程为 FCAL_EN = 1 或在引脚模式下将 CAL 引脚从低电平切换为高电平，就会激活频率校准例程。在 VCO 校准开始之前必须存在有效的 OSCin 信号。

VCO 还具有一个内部幅度校准算法来优化相位噪声，该算法在 R0 寄存器被编程时也会被激活。

实现此目的的理想内部设置取决于温度。如果允许温漂过大而不重新校准，则可能会导致一些轻微的相位噪声下降。连续锁定的最大容许漂移 ΔTCL 在电气规格部分有说明。对于此器件，125°C 的温度表示如果器件在此范围内运行，则不会失锁。

LMX2624-SP 允许用户辅助进行 VCO 校准。一般而言，共有三种辅助方式，如表 6-4 所示。请参阅应用手册，了解 VCO 校准技术的详细实现过程和性能演示（该技术针对商用器件展示）。

表 6-4 辅助实现 VCO 校准速度
辅助水平 说明 VCO_SEL VCO_SEL_FORCE
VCO_CAPCTRL_FORCE
VCO_DACISET_FORCE		 VCO_CAPCTRL
VCO_DACISET
无辅助 用户不执行任何操作来提高 VCO 校准速度。 7 0 不用考虑
部分辅助 每次频率变化时，在检查 FCAL_EN 位之前，用户提供初始的起始 VCO_SEL 按表选择 0 不用考虑
完全辅助 用户强制启用 VCO 内核 (VCO_SEL)、幅度设置 (VCO_DACISET) 和频带 (VCO_CAPCTRL)，并手动设置相应的值。如果两个频点之间相差不超过 5MHz 并且在同一个 VCO 内核上，用户可以使用线性插值为这两个点之间的任何频率设置 VCO 幅度和 Capcode 按回读选择 1 按回读选择

对于无辅助方法，只需设置 VCO_SEL=7 即可。对于部分辅助，可以通过根据频率更改 VCO_SEL 位来提高 VCO 校准速度。请注意，该频率不是实际的 VCO 内核范围，而是用于辅助选择 VCO。这不仅是 VCO 校准速度的更好选择，而且是实现可靠锁定所必需的。

表 6-5 部分辅助的最小 VCO_SEL
fVCO VCO 内核（最小值）
7500-8600MHz VCO1
8600-9900MHz VCO2
9900-10800MHz VCO3
10800MHz 至 11900MHz VCO4
11900-13000MHz VCO5
13000-14000MHz VCO6
14000-15000MHz VCO7

为了获得更快的校准时间，请使用上表中建议的最小 VCO 内核。下表以粗体显示了此选项的典型 VCO 校准时间（包含或不含模拟锁定时间），并显示了当选择高于所需的 VCO 内核时，校准时间会增加多少。请注意，这些校准时间特定于这些已指定且位于两个内核边界的 fOSC 和 fPD 条件，有时校准时间会增加。

表 6-6 fOSC = 100MHz，fPD = 200MHz 且 fSM = 50MHz 时不含模拟锁定时间的典型校准时间 (μs)
fVCO VCO_SEL
VCO7 VCO6 VCO5 VCO4 VCO3 VCO2 VCO1
8.1GHz 650 614 620 376 256 243 191
9.3GHz 606 589 587 335 196 177 无效
10.4GHz 598 579 570 338 177 无效
11.4GHz 543 540 530 284 无效
12.5GHz 396 346 300 无效
13.6GHz 262 218 无效
14.7GHz 164 无效
表 6-7 fOSC = 100MHz，fPD = 200MHz 且 fSM = 50MHz 时含模拟锁定时间的典型校准时间 (μs)
fVCO VCO_SEL(1)
VCO7 VCO6 VCO5 VCO4 VCO3 VCO2 VCO1
8.1GHz 854 828 822 579 451 437 393
9.3GHz 819 800 794 551 401 380 无效
10.4GHz 808 786 781 551 388 无效
11.4GHz 767 745 743 494 无效
12.5GHz 603 560 513 无效
13.6GHz 469 426 无效
14.7GHz 385 无效
(1) 其中包括典型环路带宽 (300kHz) 的模拟锁定时间。