

LMG5126 宽输入 2.5MHz 升压转换器

1 特性

- 6.5V 至 42V 输入电压
 - $V_{\text{BIAS}} \geq 6.5\text{V}$ 或 $V_{\text{OUT}} \geq 6\text{V}$ 时，最小值为 2.5V
- 6V 至 60V 输出电压
 - 2% 精度的内部反馈电阻器
 - $V_{\text{I}} > V_{\text{OUT}}$ 时进行旁路操作
 - Out of Audio 引导刷新频率 >20kHz
 - 输出电压动态跟踪
 - 数字 PWM 跟踪 (DTRK)
 - 模拟跟踪 (ATRK)
 - 过压保护 (65V、50V、35V、25V)
- 5 μA 典型值 (最大值 100 μA) 的低关断 I_{SD}
- 1.5mA 典型值 (最大值 2.5mA) 的低工作 I_{Q}
- 通过交错式多相运行实现堆叠
 - 多达 4 个器件四相，无需外部时钟
- 开关频率范围为 300kHz 至 2.5MHz
 - 与外部时钟频率同步 (SYNCIN)
 - 展频 (DRSS)
- 动态可选开关模式 (FPWM、二极管仿真)
- 电流感应电阻器或 DCR 检测
- 平均电感器电流监测
- 平均输入电流限制
- 可选电流限制 (29mV 或 60mV)
- 可选延迟时间 (DLY)
- 电源正常状态指示器
- 可编程 V_{I} 欠压锁定 (UVLO)
- 具有可湿性侧面的无引线 RLF-22 封装
- 使用 LMG5126 和 [WEBENCH® Power Designer](#) 创建定制设计方案

2 应用

- 高端音频电源
- 稳压器模块
- 启停应用

3 说明

LMG5126 是一款可堆叠多相同步升压转换器。该器件在输入电压低于或等于输出电压时提供稳定的输出减压，并支持 V_{I} 至 V_{OUT} 旁路模式以节省功耗。在使用或不使用外部时钟的情况下，最多可堆叠 4 个器件。

V_{OUT} 可以使用数字或模拟 ATRK/DTRK 功能进行动态编程。当 $V_{\text{BIAS}} < 6.5\text{V}$ 时，内部 VCC 电源会自动从 V_{BIAS} 切换到 V_{OUT} ，因此启动后 V_{I} 可以低至 2.5V。通过 RT 引脚上的电阻器或 SYNCIN 时钟，可将固定开关频率设置为介于 300kHz 和 2.5MHz 之间。开关模式 FPWM 或二极管仿真可以在运行期间更改。


所实现的保护峰值电流限制、平均输入电流限制、120% 输入电流限制、平均电感器电流监测、过压和欠压保护或热关断可以保护器件和应用。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
LMG5126	VBT (VQFN-FCRLF、22)	6mm × 4.5mm

(1) 有关所有可用封装，请参阅 [节 10](#)。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



典型应用



内容

1 特性	1	6.4 器件功能模式	35
2 应用	1	7 应用和实施	36
3 说明	1	7.1 应用信息.....	36
4 引脚配置和功能	3	7.2 典型应用.....	38
5 规格	5	7.3 电源相关建议.....	50
5.1 绝对最大额定值.....	5	7.4 布局.....	50
5.2 ESD 等级.....	5	8 器件和文档支持	52
5.3 建议运行条件.....	6	8.1 器件支持.....	52
5.4 热性能信息.....	6	8.2 文档支持.....	52
5.5 电气特性.....	6	8.3 接收文档更新通知.....	52
5.6 时序要求.....	11	8.4 支持资源.....	52
5.7 典型特性.....	12	8.5 商标.....	52
6 详细说明	16	8.6 静电放电警告.....	53
6.1 概述.....	16	8.7 术语表.....	53
6.2 功能方框图.....	17	9 修订历史记录	53
6.3 特性说明.....	18	10 机械、封装和可订购信息	53

4 引脚配置和功能

备注

顶部安装的散热器必须绝缘，不得短接外露 GaN 裸片上的 SW 和 PGND 端子。




图 4-1. LMG5126 VBT 封装，22 引脚 VQFN-FCRLF (透明顶视图)

表 4-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
AGND	1	G	模拟地引脚。通过一条宽而短的路径连接到模拟接地层。
ATRK/DTRK	17	I	输出调节目标编程引脚。可通过以下方法对输出电压稳压目标进行编程：将该引脚通过电阻器连接到 AGND，或者通过使用该引脚在建议工作范围 (0.2V 至 2.0V) 内的电压直接控制引脚电压。占空比介于 8% 至 80% 之间的数字 PWM 信号会将输出电压调节设置在建议的工作范围内。
BIAS	6	P	VCC 稳压器的电源电压输入。在该引脚与接地之间连接一个 1 μ F 本地 BIAS 电容器。
CFG1	11	I	器件配置引脚。设置展频模式、120% 峰值电流限制闭锁、检测电压和栅极驱动强度。通过电阻器将引脚连接到 AGND。
CFG2	10	I	器件配置引脚。设置是否将器件配置为使用内部或外部时钟以及 PGOOD 配置的单器件、主器件或辅助器件。通过电阻器将引脚连接到 AGND。
COMP	18	O	内部跨导误差放大器的输出。在引脚和 AGND 之间连接环路补偿元件。
CSA	4	I	电流检测放大器输入。该引脚用作正输入引脚。输入电压内部欠压锁定的输入。将该引脚连接至检测电阻。
CSB	5	I	电流检测放大器输入。该引脚用作负输入引脚。将该引脚连接至检测电阻。
DLY	16	O	平均输入电流限制延迟设置引脚。DLY 和 AGND 之间的电容器用于设置从 V _{IMON} 达到 1.1V 到启用平均输入电流限制之间的延迟。

表 4-1. 引脚功能 (续)

引脚		类型 ⁽¹⁾	说明
名称	编号		
EP	22	G	封装的裸露焊盘。外露焊盘必须连接到 AGND 和大接地平面，以降低热阻。
IMON/ILIM	20	O	输入电流监测器和平均输入电流限制设置引脚。提供与差分电流检测电压成比例的电流。在该引脚和 AGND 之间连接一个电阻器。
模式	21	I	选择 DEM 或 FPWM 的运行模式选择引脚。通过一个电阻器将该引脚连接至 AGND 或者 VCC。该引脚还可以连接至控制器。
PGND	8	G	用于低侧 FET 的电源接地连接引脚。
PGOOD	12	O	具有开漏输出级的电源正常状态指示器。根据 CFG2 引脚的设置，当输出电压低于欠压阈值或高于过压阈值时，该引脚会被拉低。该引脚也会被拉低用于指示故障。该引脚可以在不使用时保持悬空。
RT	15	O	开关频率设置引脚。通过该引脚和 AGND 之间的单个电阻对开关频率进行编程。开关频率可在工作期间进行动态编程。
SS	19	O	软启动时间编程引脚。一个外部电容器和一个内部电流源用于设置软启动期间内部误差放大器基准的斜升速率。该器件会在软启动期间强制进行二极管仿真。
SW	7	P	开关节点连接。
SYNCIN	13	I	外部时钟同步引脚。外部时钟的输入，用于覆盖自由运行内部振荡器。不使用 SYNCIN 时，将 SYNCIN 引脚接地。
SYNCOUT	14	O	时钟输出和 OVP 以及 ATRK 电流配置引脚。SYNCOUT 提供相移时钟输出，该输出由 CFG2 引脚设置。将一个电阻器连接到该引脚以选择 LMG5126 OVP 水平并启用 20 μ A ATRK 电流。
UVLO/EN	3	I	欠压锁定编程引脚。通过电阻分压器将该引脚连接到电源电压，可以对转换器的启动和关断电平进行编程。如果大于 $V_{UVLO-RISING}$ ，则启用器件。
VCC	2	P	内部 VCC 稳压器的输出和内部 FET 驱动器的电源电压输入。在该引脚和 PGND 之间连接一个 4.7 μ F 电容器。
VOUT	9	P	输出电压引脚。内部反馈电阻分压器从该引脚连接到 AGND。

(1) I = 输入，O = 输出，I/O = 输入或输出，G = 接地，P = 电源。

5 规格

5.1 绝对最大额定值

在建议的工作结温范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
输入 ⁽²⁾	BIAS 至 AGND	-0.3	50	V
	UVLO/EN 至 AGND	-0.3	BIAS + 0.3	
	CSA 至 AGND	-0.3	50	
	CSA 至 CSB	-0.3	0.3	
	VOUT 至 AGND	-0.3	75	
	SW 到 AGND	-5	75	
	SW 至 AGND (10ns)	-15	85	
	CFG1、CFG2、SYNCIN、ATRK/DTRK、DLY、MODE	-0.3	5.5	
	RT 至 AGND	-0.3	2.5	
	GND 至 AGND	-0.3	0.3	
	GND 至 AGND (10ns)	-2	2	
输出 ⁽²⁾	VCC 到 AGND	-0.3	5.8 ⁽³⁾	V
	PGOOD、SYNCOUT、SS、COMP、IMON/ILIM 至 AGND	-0.3	5.5	
	SW, VOUT 电流 (连续) , T _J = 25°C		35	A
工作结温, T _J ⁽⁴⁾		-40	150	°C
贮存温度, T _{STG}		-55	150	

- (1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 不向 COMP、SS、RT 引脚施加外部电压。
- (3) 当引脚电压大于 5.5V 时，工作寿命会缩短。
- (4) 高结温会缩短工作寿命。结温高于 125°C 时，工作寿命会缩短。

5.2 ESD 等级

		值	单位
V _(ESD) 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 ⁽¹⁾	±2000	V
	充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 ⁽²⁾	±500	

- (1) JEDEC 文件 JEP155 指出，500V HBM 可通过标准 ESD 管控流程安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在建议的工作结温范围内测得 (除非另有说明) ⁽¹⁾

		最小值	标称值	最大值	单位
V_I	升压输入电压 (当 $BIAS \geq 6.5V$ 或 $V_{OUT} \geq 6V$ 时)	2.5		42	V
V_{OUT}	升压输出电压	6		60	V
V_{BIAS}	BIAS 输入电压	6.5		42	V
$V_{UVLO/EN}$	UVLO/EN 输入电压	0		42	V
V_{MODE}	MODE 输入电压	0		5.25	V
V_{CSA} 、 V_{CSB}	电流检测输入电压	2.5		42	V
V_{ATRK}	ATRK 输入电压	0.2		2	V
V_{DTRK}	DTRK 输入电压	0		5.25	V
V_{DLY}	DLY 电压	0		5.25	V
V_{PGOOD}	PGOOD 电压	0		5.25	V
$V_{IMON/ILIM}$	IMON/ILIM 电压	0		5.25	V
V_{SYNCIN}	同步脉冲输入电压	0		5.25	V
f_{SW}	开关频率范围	300		2500 ⁽²⁾	kHz
f_{SYNCIN}	同步脉冲频率范围	300		2500 ⁽²⁾	kHz
f_{DTRK}	DTRK 频率范围	100		2200	kHz
T_J	工作结温	-40		150 ⁽³⁾	°C

(1) 运行额定值是指器件预期正常工作的条件。有关规格和测试条件, 请参阅电气特性

(2) 最大开关频率由 R_{RT} 编程。该器件支持高达 2500kHz 的开关频率。

(3) 高结温会缩短工作寿命。结温高于 125°C 时, 工作寿命会缩短。

5.4 热性能信息

热指标 ⁽¹⁾		LMG5126	单位
		VQFN-FCRLF	
		22 引脚	
R_{qJA}	结至环境热阻	29.1	°C/W
$R_{qJC(top)}$	结至外壳 (顶部) 热阻	1.0	°C/W
R_{qJB}	结至电路板热阻	5.0	°C/W
γ_{JT}	结至顶部特征参数	3.7	°C/W
γ_{JB}	结至电路板特征参数	5.0	°C/W
$R_{qJC(bot)}$	结至外壳 (底部) 热阻	4.7	°C/W

(1) 有关新旧热指标的更多信息, 请参阅半导体和 IC 封装热指标应用手册。

5.5 电气特性

典型值对应于 $T_J = 25^\circ\text{C}$ 。最小值和最大值限值适用于 $T_J = -40^\circ\text{C}$ 至 150°C 的温度范围。除非另有说明, 否则 $V_I = V_{BIAS} = 12V$, $V_{OUT} = 24V$, $f_{SW} = 400\text{kHz}$

参数		测试条件	最小值	典型值	最大值	单位
电源电流 (BIAS、VCC)						
I _{SD}	关断状态下的 V _I 电流 (BIAS 连接到 V _I)。流入 BIAS、CSA、CSB、SW 的电流。	V _{UVLO/EN} = 0V, V _{OUT} = 12V, T _J = - 40°C 至 85°C		5	100	μA
I _{SD_BIAS}	关断状态下的 BIAS 引脚电流。	V _{UVLO/EN} = 0V, V _{OUT} = 12V, T _J = - 40°C 至 85°C		2	5	μA

5.5 电气特性 (续)

典型值对应于 $T_J = 25^{\circ}\text{C}$ 。最小值和最大值限值适用于 $T_J = -40^{\circ}\text{C}$ 至 150°C 的温度范围。除非另有说明，否则 $V_I = V_{\text{BIAS}} = 12\text{V}$ ， $V_{\text{OUT}} = 24\text{V}$ ， $f_{\text{SW}} = 400\text{kHz}$

参数		测试条件	最小值	典型值	最大值	单位
$I_{\text{SD\_VOUT}}$	关断状态下的 V_{OUT} 引脚电流。	$V_{\text{UVLO/EN}} = 0\text{V}$ ， $V_{\text{OUT}} = 12\text{V}$ ， $T_J = -40^{\circ}\text{C}$ 至 85°C	0.001	0.5		μA
$I_{\text{Q\_BIAS\_FPWM}}$	活动状态下的 BIAS 引脚静态电流，FPWM 模式，内部时钟（不开关，不包括 RT 和 IMON 电流）。	$V_{\text{UVLO/EN}} = 2.0\text{V}$ ， $\text{CFG1} = 10$ 级， $\text{CFG2} = 1$ 级， $V_{\text{ATRK}} = 0.8\text{V}$ ，无负载， $T_J = -40^{\circ}\text{C}$ 至 125°C		1.5	2.5	mA
$I_{\text{Q\_BIAS\_DEM}}$	活动状态下的 BIAS 引脚静态电流，DEM 模式，内部时钟（不开关，不包括 RT 和 IMON 电流）。	$V_{\text{UVLO/EN}} = 2.0\text{V}$ ， $\text{CFG1} = 10$ 级， $\text{CFG2} = 1$ 级， $V_{\text{ATRK}} = 0.8\text{V}$ ，无负载， $T_J = -40^{\circ}\text{C}$ 至 125°C		1.6	2	mA
$I_{\text{Q\_VOUT\_FPWM}}$	活动状态下的 V_{OUT} 引脚静态电流，FPWM 模式，内部时钟（不开关）。	$V_{\text{UVLO/EN}} = 2.0\text{V}$ ， $\text{CFG1} = 10$ 级， $\text{CFG2} = 1$ 级， $V_{\text{ATRK}} = 0.8\text{V}$ ，无负载， $T_J = -40^{\circ}\text{C}$ 至 125°C		20	750	μA
$I_{\text{Q\_BIAS\_BYP}}$	旁路状态下的 BIAS 引脚电流（不包括 RT 和 IMON 电流）。	$V_{\text{UVLO/EN}} = 2.0\text{V}$ ， $\text{CFG1} = 10$ 级， $\text{CFG2} = 1$ 级， $V_{\text{OUT}} = 12\text{V}$ ， $T_J = -40^{\circ}\text{C}$ 至 125°C		1.5	8.5	mA
I_{BIAS}	V_{CC} 由 BIAS 供电时的 BIAS 引脚偏置电流，FPWM 模式（不开关，不包括 RT 和 IMON 电流）。	$V_{\text{BIAS}} = 12\text{V}$ ， $I_{\text{VCC}} = 100\text{mA}$		100	110	mA
I_{VOUT}	V_{CC} 由 V_{OUT} 供电时的 V_{OUT} 引脚偏置电流，FPWM 模式（不开关）。	$V_{\text{BIAS}} = 3.3\text{V}$ ， $I_{\text{VCC}} = 100\text{mA}$		100	110	mA
VCC 稳压器 (VCC)						
$V_{\text{BIAS-RISING}}$	将 V_{CC} 电源从 V_{OUT} 引脚切换到 BIAS 引脚的阈值	V_{BIAS} 上升	6.0	6.25	6.5	V
$V_{\text{BIAS-FALLING}}$	将 V_{CC} 电源从 BIAS 引脚切换到 V_{OUT} 引脚的阈值	V_{BIAS} 下降	5.6	5.9	6.2	V
$V_{\text{BIAS-HYS}}$	V_{CC} 电源阈值迟滞		250	350		mV
$V_{\text{VCC-REG1}}$	V_{CC} 调节	无负载	5.1	5.3	5.5	V
$V_{\text{VCC-REG2}}$	压降期间的 V_{CC} 稳压	$V_{\text{BIAS}} = 5.9\text{V}$ ， $I_{\text{VCC}} = 100\text{mA}$	4.5	5.2		V
$V_{\text{VCC-UVLO-RISING}}$	V_{CC} UVLO 阈值	V_{CC} 上升	4.1	4.2	4.3	V
$V_{\text{VCC-UVLO-FALLING}}$	V_{CC} UVLO 阈值	V_{CC} 下降	3.8	3.9	4.0	V
$V_{\text{VCC-UVLO-HYS}}$	V_{CC} UVLO 阈值迟滞	V_{CC} 下降		300		mV
$I_{\text{VCC-CL}}$	V_{CC} 拉电流限值	$V_{\text{VCC}} = 4\text{V}$	100			mA
使能 (EN/UVLO)						
$V_{\text{EN-RISING}}$	启用阈值	EN 上升	0.50	0.55	0.6	V
$V_{\text{EN-FALLING}}$	启用阈值	EN 下降	0.40	0.45	0.50	V
$V_{\text{EN-HYS}}$	使能迟滞	EN 下降		75		mV
R_{EN}	EN 下拉电阻	$V_{\text{EN}} = 0.2\text{V}$	30	37	50	$\text{k}\Omega$
$V_{\text{UVLO-RISING}}$	UVLO 阈值	UVLO 上升	1.05	1.1	1.15	V
$V_{\text{UVLO-FALLING}}$	UVLO 阈值	UVLO 下降	1.025	1.075	1.125	V
$V_{\text{UVLO-HYS}}$	UVLO 迟滞	UVLO 下降		25		mV
$I_{\text{UVLO-HYS}}$	UVLO 下拉迟滞电流	$V_{\text{UVLO}} = 0.7\text{V}$	9	10	11	μA

5.5 电气特性 (续)

典型值对应于 $T_J = 25^\circ\text{C}$ 。最小值和最大值限值适用于 $T_J = -40^\circ\text{C}$ 至 150°C 的温度范围。除非另有说明，否则 $V_I = V_{\text{BIAS}} = 12\text{V}$ ， $V_{\text{OUT}} = 24\text{V}$ ， $f_{\text{SW}} = 400\text{kHz}$

参数			测试条件	最小值	典型值	最大值	单位
I _{UVLO/EN}	UVLO/EN 引脚偏置电流		V _{UVLO/EN} = 0.3V，下拉电阻器 = 有效。	8	11		μA
			V _{UVLO/EN} = 0.7V，10μA 电流 = 有效。	9	10	11	μA
			V _{UVLO/EN} = 3.3V			1	μA
电源开关							
R _{DS(on)}	GaN FET 导通电阻	高侧	T _J = 25°C	4	8.5		mΩ
		低侧		4	8.5		mΩ
配置 (CFG1、CFG2、SYNCOUT)							
R _{CFGx_1}	CFGx 1 级电阻			0	0.1		kΩ
R _{CFGx_2}	CFGx 2 级电阻			0.496	0.51	0.526	kΩ
R _{CFGx_3}	CFGx 3 级电阻			1.11	1.15	1.19	kΩ
R _{CFGx_4}	CFGx 4 级电阻			1.81	1.9	1.93	kΩ
R _{CFGx_5}	CFGx 5 级电阻			2.65	2.7	2.82	kΩ
R _{CFGx_6}	CFGx 6 级电阻			3.71	3.8	3.94	kΩ
R _{CFGx_7}	CFGx 7 级电阻			4.95	5.1	5.26	kΩ
R _{CFGx_8}	CFGx 8 级电阻			6.29	6.5	6.68	kΩ
R _{CFGx_9}	CFGx 9 级电阻			8.00	8.3	8.50	kΩ
R _{CFGx_10}	CFGx 10 级电阻			10.18	10.5	10.81	kΩ
R _{CFGx_11}	CFGx 11 级电阻			12.90	13.3	13.70	kΩ
R _{CFGx_12}	CFGx 12 级电阻			15.71	16.2	16.69	kΩ
R _{CFGx_13}	CFGx 13 级电阻			19.88	20.5	21.11	kΩ
R _{CFGx_14}	CFGx 14 级电阻			24.15	24.9	25.65	kΩ
R _{CFGx_15}	CFGx 15 级电阻			29.20	30.1	31.00	kΩ
R _{CFGx_16}	CFGx 16 级电阻			35.40	36.5	38.60	kΩ
R _{SYNCOUT_1}	SYNCOUT 1 级电阻			0	24.9	26.15	kΩ
R _{SYNCOUT_2}	SYNCOUT 2 级电阻			29.94	31.5	33.09	kΩ
R _{SYNCOUT_3}	SYNCOUT 3 级电阻			37.92	39.9	41.91	kΩ
R _{SYNCOUT_4}	SYNCOUT 4 级电阻			46.17	48.6	51.03	kΩ
R _{SYNCOUT_5}	SYNCOUT 5 级电阻			58.44	61.5	64.59	kΩ
R _{SYNCOUT_6}	SYNCOUT 6 级电阻			70.98	75	78.45	kΩ
R _{SYNCOUT_7}	SYNCOUT 7 级电阻			85.8	90.9	94.83	kΩ
R _{SYNCOUT_8}	SYNCOUT 8 级电阻			104.04	110	200	kΩ
开关频率							
V _{RT}	RT 调节			0.7	0.75	0.8	V
f _{SW1}	开关频率		f _{SW} = 300kHz，RT = 104.4kΩ	255	300	345	kHz
f _{SW2}			f _{SW} = 2500kHz，RT = 12kΩ	2250	2500	2750	kHz
t _{ON-MIN}	最短可控导通时间		f _{SW} = 2500kHz	14	20	50	ns
t _{OFF-MIN}	最短强制关断时间		f _{SW} = 2500kHz	45	65	85	ns
D _{MAX1}	最大占空比限制		f _{SW} = 300kHz	97%	98%	99%	
D _{MAX2}			f _{SW} = 2500kHz	78%	84%	90%	

5.5 电气特性 (续)

典型值对应于 $T_J = 25^{\circ}\text{C}$ 。最小值和最大值限值适用于 $T_J = -40^{\circ}\text{C}$ 至 150°C 的温度范围。除非另有说明，否则 $V_I = V_{\text{BIAS}} = 12\text{V}$ ， $V_{\text{OUT}} = 24\text{V}$ ， $f_{\text{SW}} = 400\text{kHz}$

参数			测试条件	最小值	典型值	最大值	单位
同步 (SYNCIN、 SYNCOUT)							
f _{SYNC_DET_min}	SYNCIN 频率活动检测	展频 = 关闭	f _{SW} = 300kHz	120			kHz
f _{SYNC_DET}	SYNCIN 频率活动检测与 RT 设置的开关频率间的关系	展频 = 关闭	RT = 12kΩ 至 104.4kΩ	-60%			
	SYNCIN 活动检测周期			3			周期
f _{SYNC}	同步期间，频率范围从 RT 设定的频率开始同步。	单器件	与外部时钟同步的频率最小值为 300kHz，最大值为 2500kHz。	-45%		45%	
		多器件		-22%		22%	
V _{SYNCIN_H}	SYNCIN 高电平输入电压		SYNCIN 上升	1.19		5.25	V
V _{SYNCIN_L}	SYNCIN 低电平输入电压		SYNCIN 下降	-0.3		0.41	V
I _{SYNCIN}	SYNCIN 偏置电流			0.01		1	μA
	最小 SYNCIN 上拉/下拉脉冲宽度			135			ns
VOUT 编程 (ATRK/DTRK)							
V _{OUT_REG}	使用 ATRK 电压调节的 V _{OUT}		ATRK = 0.2V，V _I = 4.5V	5.85	6	6.15	V
			ATRK = 0.4V，V _I = 10V	11.82	12	12.18	V
			ATRK = 0.8V	23.64	24	24.36	V
			ATRK = 1.6V	47.28	48	48.72	V
			ATRK = 2V	59.10	60	60.90	V
G _{DTRK}	DTRK 占空比与 V _{ATRK} 的转换比		f _{DTRK} = 100kHz、2200kHz	25			mV/%
	DTRK 占空比范围			8%		80%	
V _{ATRK}	给定 DTRK 占空比下的 ATRK 电压		f _{DTRK} = 100kHz，DC = 8%	0.192	0.2	0.208	V
			f _{DTRK} = 100kHz，DC = 40%	0.98	1	1.02	V
			f _{DTRK} = 100kHz，DC = 80%	1.98	2	2.02	V
			f _{DTRK} = 500kHz，DC = 8%	0.19	0.2	0.215	V
			f _{DTRK} = 500kHz，DC = 40%	0.98	1	1.02	V
			f _{DTRK} = 500kHz，DC = 80%	1.98	2	2.02	V
V _{DTRK_H}	DTRK 高电平输入电压		DTRK 上升	1.19		5.25	V
V _{DTRK_L}	DTRK 低电平输入电压		DTRK 下降	-0.3		0.41	V
I _{ATRK}	通过 SYNCOUT 上的电阻器设置激活时的拉电流			19.8	20	20.2	μA
I _{ATRK/DTRK}	ATRK/DTRK 引脚偏置电流		20μA 电流被禁用，V _{ATRK/DTRK} = 2V	0.01		1	μA
	最小 DTRK 上拉/下拉脉冲宽度			25			ns
软启动 (SS)							
I _{SS}	软启动电流			42.5	50	57.5	μA
V _{SS-DONE}	软启动完成阈值			2.15	2.2	2.25	V
R _{SS}	SS 下拉开关 R _{DSON}			37		70	Ω
V _{SS-DIS}	SS 放电检测阈值			20	45	70	mV
电流检测 (CSA、 CSB)							
A _{CS}	电流检测放大器增益			10			V/V
V _{CLTH}	正峰值电流限制阈值	60mV 检测	以 CS 输入为基准	54	60	66	mV
		29mV 检测		24	29	35	mV

5.5 电气特性 (续)

典型值对应于 $T_J = 25^{\circ}\text{C}$ 。最小值和最大值限值适用于 $T_J = -40^{\circ}\text{C}$ 至 150°C 的温度范围。除非另有说明，否则 $V_I = V_{\text{BIAS}} = 12\text{V}$ ， $V_{\text{OUT}} = 24\text{V}$ ， $f_{\text{SW}} = 400\text{kHz}$

参数			测试条件	最小值	典型值	最大值	单位
V _{NCLTH}	负峰值电流限制阈值	60mV 和 29mV 检测	以 CS 输入为基准，FPWM 模式	-34	-28	-22	mV
V _{ICL}	输入电流限制	60mV 检测	以 CS 输入为基准	64	72	84	mV
		29mV 检测		30	38	45	mV
Δ V _{ICL_CLTH}	ICL 和正峰值电流阈值之间的压差	60mV 检测	ICL 和正峰值电流阈值之间的压差	6	12		mV
		29mV 检测		3	6		mV
	峰值电流限制跳变延迟				60		ns
V _{ZCD}	ZCD 阈值 (CSA - CSB)		CS 输入下降，DEM	0	3	6	mV
			CS 输入下降，DEM，T _J = 0°C 至 85°C	0	3	5	mV
V _{ZCD_BYP}	旁路模式下的 ZCD 阈值 (CSA - CSB)。			-6	-2.5	0	mV
V _{SLOPE}	峰值斜坡补偿振幅		以 CS 输入为基准，f _{SW} = 300kHz	40	45	52	mV
I _{CSA}	CSA 电流		器件处于待机状态，V _I = V _{BIAS} = V _{OUT} = 12V		150	170	μA
I _{CSB}	CSB 电流					1.2	μA
具有延迟功能的电流监测器/限制器 (IMON/ILIM)							
G _{IMON}	跨导增益			0.320	0.333	0.346	μ A/mV
I _{OFFSET}	失调电流			2.7	4	5	μ A
V _{ILIM}	ILIM 调节目标			0.93	1	1.07	V
V _{ILIM_th}	ILIM 激活阈值			1.05	1.1	1.25	V
V _{ILIM_reset}	DLY 复位阈值		ILIM 下降 (以 V _{ILIM} 为基准)	85%	89%	93%	
I _{DLY}	DLY 拉/灌电流			4	5	6	μ A
V _{DLY_peak_rise}			V _{DLY} 上升	2.45	2.6	2.75	V
V _{DLY_peak_fall}			V _{DLY} 下降	2.25	2.4	2.55	V
V _{DLY_valley}					0.2		V
误差放大器 (COMP)							
G _m	跨导			0.7	1	1.3	mA/V
A _{COMP-PWM}	COMP 至 PWM 增益				1		V/V
V _{COMP-MAX}	COMP 最大钳位电压		COMP 上升	2.3	2.55	2.9	V
V _{COMP-MIN}	COMP 最小钳位电压，在 DEM 下有效		COMP 下降	0.38	0.48	0.55	V
	COMP 最小钳位电压，在 FPWM 下有效		COMP 下降	0.13	0.16	0.19	V
V _{COMP-offset}	相对于最小钳位的偏移		COMP 下降	0.01	0.03	0.06	V
I _{SOURCE-MAX}	最大 COMP 拉电流		V _{COMP} = 1V，V _{ATRK} = 2V	150			μA
I _{SINK-MAX}	最大 COMP 灌电流		V _{COMP} = 1V，V _{ATRK} = 0.5V	90			μA
运行模式							
V _{MODE_H}	MODE 引脚高电平	FPWM		1.19		5.25	V
V _{MODE_L}	MODE 引脚低电平	DEM		-0.3		0.41	V
I _{MODE}	MODE 引脚偏置电流		MODE = 3.3V		0.01	1	μA
过压和欠压监视器							
V _{OVP-H}	过压阈值 (上升)		V _{OUT} 上升 (以误差放大器参考为基准)	108%	110%	112%	
V _{OVP-L}	过压阈值 (下降)		V _{OUT} 下降 (以误差放大器参考为基准)	101%	103%	105%	

5.5 电气特性 (续)

典型值对应于 $T_J = 25^{\circ}\text{C}$ 。最小值和最大值限值适用于 $T_J = -40^{\circ}\text{C}$ 至 150°C 的温度范围。除非另有说明，否则 $V_I = V_{\text{BIAS}} = 12\text{V}$ ， $V_{\text{OUT}} = 24\text{V}$ ， $f_{\text{SW}} = 400\text{kHz}$

参数			测试条件	最小值	典型值	最大值	单位
$V_{\text{OVP\_max-H}}$	最大过压阈值 (上升)	25V 设置	V_{OUT} 上升 (以误差放大器参考为基准)	23	24	25	V
		35V 设置		33	34	35	V
		50V 设置		48	49	50	V
		65V 设置		63	64	65	V
$V_{\text{OVP\_max-L}}$	最大过压阈值下降	25V 设置	V_{OUT} 下降 (以误差放大器参考为基准)	22	23	24	V
		35V 设置		32	33	34	V
		50V 设置		47	48	49	V
		65V 设置		62	63	64	V
$V_{\text{UVP-H}}$	欠压阈值		V_{OUT} 上升 (以误差放大器参考为基准)	91%	93%	95%	
$V_{\text{UVP-L}}$	欠压阈值		V_{OUT} 下降 (以误差放大器参考为基准)	88%	90%	92%	
PGOOD							
R_{PGOOD}	PGOOD 下拉开关 R_{DSON}		1mA 灌电流		90	180	Ω
	有效 PGOOD 所需的最小 BIAS		$R_{5V} = 7.81\text{k}\Omega$ 、 $V_{\text{PGOOD}} < 0.4\text{V}$	2			V
热关断 (TSD)							
$T_{\text{TSD-RISING}}$	热关断阈值		温度上升		175		$^{\circ}\text{C}$
$T_{\text{TSD-HYS}}$	热关断迟滞				15		$^{\circ}\text{C}$
时序							
t_d	死区时间		驱动器设置 = 强		5		ns
$\text{STANDBY}_{\text{timer}}$	STANDBY 计时器			130	150	170	μs

5.6 时序要求

在工作结温范围和建议的电源电压范围内测得 (除非另有说明)

			最小值	标称值	最大值	单位
总体器件特性						
	最短时间低电平 EN 切换	EN 从 H 切换到 L 并从 L 切换到 H 所测得的时间	1			μs

5.7 典型特性

以下条件适用 (除非另有说明) : $T_J = 25^\circ\text{C}$; $V_{\text{BIAS}} < 12\text{V}$




图 5-1. 关断期间 BIAS 引脚电流与 BIAS 引脚电压间的关系




图 5-2. 关断电流与温度间的关系




图 5-3. 关断期间 BIAS 引脚电流与温度间的关系




图 5-4. BIAS 引脚静态电流与 BIAS 引脚电压之间的关系




图 5-5. BIAS 引脚静态电流与 BIAS 引脚电压之间的关系





图 5-6. BIAS 引脚静态电流与 BIAS 引脚电压之间的关系

5.7 典型特性 (续)

以下条件适用 (除非另有说明) : $T_J = 25^{\circ}\text{C}$; $V_{\text{BIAS}} < 12\text{V}$



模式 = FPWM

图 5-7. VOUT 引脚静态电流与温度间的关系




图 5-8. 欠压锁定 (UVLO) 与温度间的关系




图 5-9. 欠压锁定磁滞电流与温度间的关系






图 5-10. 开关频率与 RT 电阻间的关系



$f_{\text{SW}} = 300\text{kHz}$

图 5-11. 开关频率与温度间的关系



$f_{\text{SW}} = 2500\text{kHz}$

图 5-12. 开关频率与温度间的关系

5.7 典型特性 (续)

以下条件适用 (除非另有说明) : $T_J = 25^\circ\text{C}$; $V_{\text{BIAS}} < 12\text{V}$




图 5-13. 开关频率与负载电流间的关系




图 5-14. 最短可控导通时间与温度间的关系




图 5-15. 最短可控导通时间与频率间的关系




图 5-16. 最大占空比与开关频率间的关系




图 5-17. 同步开关频率 (SYNCIN) 与 RT 引脚设置开关频率间的关系




图 5-18. V_{OUT} 电压与 V_{ATRK} 电压间的关系

5.7 典型特性 (续)

以下条件适用 (除非另有说明) : $T_J = 25^\circ\text{C}$; $V_{BIAS} < 12\text{V}$




图 5-19. ATRK 电流 (I_{ATRK}) 与温度间的关系




图 5-20. 软启动电流 I_{SS} 与温度间的关系




图 5-21. 峰值电流限制电压 V_{CLTH} 与温度间的关系




图 5-22. 平均电流限制阈值 V_{ILIM} 与温度间的关系




图 5-23. DLY 电流 (I_{DLY}) 与温度间的关系




图 5-24. CSA 及 CSB 电流与 CSB 电压间的关系

6 详细说明

6.1 概述

LMG5126 是一款采用集成 GaN FET 的宽输入范围升压转换器。如果输入电压等于或小于调节后的输出电压，则该器件会提供稳定的输出电压。电阻数字转换 (R2D) 接口使用户可以简单而可靠地选择所有器件功能。


操作模式 DEM (二极管仿真模式) 和 FPWM (强制脉宽调制) 可在运行过程中通过引脚实时选择，或通过 。峰值电流模式控制采用由 RT 引脚设定的固定开关频率运行。通过激活双随机展频运行模式，可以在设计过程的任何时间有效降低 EMI。

集成的平均电流监测器可帮助监测或限制输入电流。输出电压可在运行期间动态调整 (动态电压调节和包络跟踪)。调整可通过 实现，也可通过改变 ATRK/DTRK 引脚的模拟基准电压来实现，或者直接使用 ATRK/DTRK 引脚上的 PWM 输入信号进行调整。

内部宽输入 LDO 能够在不同的输入和输出电压条件下为器件功能提供可靠的电源。由于具有高驱动能力以及自动和基于余量的电压选择，功率损耗保持在最低水平。可以将单独的 BIAS 引脚连接到输入、输出或外部电源，以进一步降低器件中的功率损耗。器件始终会监测内部电源电压，以避免未定义的故障处理。

内置保护功能确保这些器件可在不同的故障条件下安全运行。器件具有 V_I 欠压锁定保护功能，从而避免出现欠压情况。由于输入 UVLO 阈值和迟滞可通过外部反馈分压器进行配置，因此可在不同设计下避免欠压。该器件提供输出过压保护。该器件提供可选的断续过流保护功能，通过使用内部逐周期峰值电流保护功能来避免过大的短路电流。由于集成有热关断功能，该器件可防止过载情况造成热损坏。所有与输出相关的故障事件都在器件的开漏 PGOOD 引脚上进行监测和指示。

6.2 功能方框图



6.3 特性说明

6.3.1 器件配置

CFG1 引脚用于定义时钟抖动、120% 输入电流限制保护 (I_{CL_latch}) 和最大过压保护行为 (OVP_{max_latch})、检测电压和栅极驱动器强度。表 6-1 中显示的电平由节 5 中的指定电阻器选择。

- 时钟抖动：

启用双随机展频 (DRSS) 时钟抖动或禁用时钟抖动。
- $latch_{I_{CL}\&OVP\_max}$ ：

当启用 $latch_{I_{CL}\&OVP\_max}$ 且电流超出峰值电流限制 20% 或 V_{OUT} 达到 OVP_{max} 时，器件会进入故障状态（关闭并锁存）。当 $latch_{I_{CL}\&OVP\_max}$ 被禁用时，器件将保持活动状态，并尝试将电感器电流限制在峰值电流限制或将 V_{OUT} 限制为低于 OVP_{max} 电平。
- 检测电压：

检测电阻处的器件电感器峰值电流限制电压 $V_{(CSA-CSB)}$ 可设置为 29mV 或 60mV。
- 栅极驱动强度：

内部 GaN FET 栅极驱动器强度可设置为弱（开关节点上升/下降较慢）或强（开关节点上升/下降较快）。为了获得最高性能（效率），可以使用强设置，而在 EMI 最低或未优化的 PCB 布局情况下，最好选择弱设置。

表 6-1. CFG1 引脚设置

等级	时钟抖动	$latch_{I_{CL}\&OVP\_max}$	栅极驱动强度	检测电压
1	启用 (DRSS)	启用	弱	29mV
2				60mV
3			强	29mV
4				60mV
5		禁用	弱	29mV
6				60mV
7			强	29mV
8				60mV
9	禁用	启用	弱	29mV
10				60mV
11			强	29mV
12				60mV
13		禁用	弱	29mV
14				60mV
15			强	29mV
16				60mV

CFG2 引脚可定义电源正常状态引脚 OVP 行为，还可定义器件使用内部时钟发生器还是使用在 SYNCIN 引脚上应用的外部时钟。此外，CFG2 引脚还用于配置将器件用作单器件还是多器件配置的一部分，然后相应地启用/禁用 SYNCIN 和 SYNCOUT 引脚。在时钟同步期间，时钟抖动功能被禁用。表 6-2 中显示的电平由节 5 中的指定电阻器选择。

- $PGOOD_{OVP\_enable}$ ：

启用 $PGOOD_{OVP\_enable}$ 后，PGOOD 引脚会在 V_{OUT} 高于 OVP（过压保护）或低于 UV（欠压）阈值时被拉至低电平。如果禁用了 $PGOOD_{OVP\_enable}$ ，则仅当 V_{OUT} 低于 UV（欠压）阈值时，PGOOD 引脚才会被拉低。
- 单芯片/多芯片：

定义是否单独使用器件（单器件），同时使用内部振荡器或外部时钟或采用多芯片配置。当器件使用内部振荡器配置为主器件或使用施加于 SYNCIN 引脚的外部时钟时，器件在多器件配置中充当控制器。在 SYNCOUT 引脚上，为下一个器件生成相移时钟（90°、120° 或 180°）。当器件配置为辅助器件时，器件用作辅助器件，将时钟同步到 SYNCIN 引脚信号。在 SYNCOUT 引脚上，可以为下一个器件生成相移时钟（90° 或 120°）。

SYNCIN : 定义 SYNCIN 引脚上的时钟同步功能是启用还是禁用。当 SYNCIN 有效时，器件仅同步到施加于 SYNCIN 引脚的外部时钟。当禁用 SYNCIN 时，启用 SYNCIN 引脚电路以节省电力。

SYNCOUT : 定义 SYNCOUT 引脚是启用还是禁用。仅当 SYNCOUT 处于运行状态时，才会在 SYNCOUT 引脚上生成时钟。当 SYNCOUT 关闭时，会禁用 SYNCOUT 引脚上的时钟生成功能以省电。

SYNCOUT 相移 : SYNCOUT 信号的相移。

时钟抖动 : 如果使用内部振荡器，则根据 CFG1 引脚设置“时钟抖动模式”来设置时钟抖动。如果使用外部时钟，则会禁用时钟抖动功能，而忽略 CFG1 引脚设置。

表 6-2. CFG2 引脚设置

等级	PGOOD _{OVP_enable}	单芯片/多芯片	SYNCIN	SYNCOUT	时钟抖动
1	启用	单个内部时钟	禁用	禁用	CFG1 引脚
2		单个外部时钟	启用		禁用
3		初级		90°	
4				120°	
5				180°	
6				禁用	
7		次级		90°	
8				120°	
9	禁用	单个内部时钟	禁用	禁用	
10		单个外部时钟	启用	禁用	
11		初级			90°
12					120°
13					180°
14					禁用
15		次级			90°
16					120°

SYNCOUT 引脚在启动时用于定义最大 V_{OUT} 过压保护电平 (OVP_{max}) 和 $20\ \mu A$ ATRK 引脚电流。对于电压跟踪，启用 $20\ \mu A$ ATRK 引脚电流以使用电阻器对 V_{OUT} 进行编程，TI 建议禁用电流。表 6-3 中显示的电平由节 5 中的指定电阻器选择。

OVP_{max} : 将 V_{OUT} 最大过压保护水平设置为 25V、35V、50V 或 65V。

$20\ \mu A$ ATRK 引脚电流 : 启用和禁用 $20\ \mu A$ ATRK 引脚电流。

表 6-3. SYNCOUT 引脚设置

等级	OVP _{max}	20 μA ATRK 引脚电流
1	25V	启用
2		禁用
3	35V	启用
4		禁用
5	50V	启用
6		禁用
7	65V	启用
8		禁用

6.3.2 器件启用/禁用 (UVLO/EN)

在关断期间，UVLO/EN 引脚被内部电阻器 R_{EN} 拉低。当 $V_{UVLO/EN}$ 上升至高于 $V_{EN-RISING}$ 时， R_{EN} 被禁用并且 $I_{UVLO/EN}$ (通常为 10 μA) 电流源会被启用，以提供 UVLO 功能。此时器件启动，读取配置，然后进入 STANDBY 状态 (请参阅 [功能状态图](#))。当 $V_{UVLO/EN}$ 上升至高于 $V_{UVLO-RISING}$ 时， $I_{UVLO/EN}$ 电流源会被禁用，并且器件将进入起始状态，在 DEM 运行模式下执行软启动斜升 V_{OUT} 。实现了迟滞 V_{EN-HYS} 和 $V_{UVLO-HYS}$ 。根据 [方程式 1](#) 和 [方程式 2](#) 选择外部 UVLO 电阻分压器 (R_{UVT} 和 R_{UVB})。

$$R_{UVT} = \frac{V_{I\_ON} - \frac{V_{UVLO-RISING}}{V_{UVLO-FALLING}} \times V_{I\_OFF}}{I_{UVLO-HYS}} \quad (1)$$

$$R_{UVB} = \frac{V_{UVLO-FALLING} \times R_{UVT}}{V_{I\_OFF} - V_{UVLO-FALLING}} \quad (2)$$

其中

- V_{I_ON} 是开启器件的输入电压。
- V_{OFF} 是关闭器件的输入电压。

需要 UVLO 电容器 (C_{UVLO})，以防在启动期间或在低 V_I 下， V_I 瞬间降至 V_{OFF} 以下。如果所需的 UVLO 电容器较大，则可以使用额外的串联 UVLO 电阻 (R_{UVLOS})，以便在 $I_{UVLO-HYS}$ 禁用时快速升高 UVLO 引脚的电压。

由于 UVLO/EN 引脚和 BIAS 引脚之间的 ESD 二极管导通，因此 UVLO/EN 引脚电压不得超过 BIAS 引脚电压 +0.3V (请参阅 [绝对最大额定值](#))。但是，当通过一个串联电阻器将电流限制为最大 100 μA 时，可以在 UVLO/EN 引脚上施加一个更高的电压，最高可达 42V (请参阅 [建议运行条件](#))。




图 6-1. 功能方框图 UVLO 和 EN

6.3.3 多器件运行

对于多器件配置，相位之间的相移通过 设置。CFG2 引脚（请参阅 [CFG2 引脚设置](#)）。启动期间会读取 CFG2 引脚，并且设置会被锁存。主器件开关频率可与通过 SYNCIN 引脚施加的外部时钟同步（请参阅 [开关频率和同步 \(SYNCIN\)](#)）。主器件设定开关频率，并通过 SYNCOUT 引脚将运行模式传递给副器件。

表 6-4. 主器件到辅助器件通信

引脚	主器件 SYNCIN = 关闭	主器件 SYNCIN = 开启	副器件 SYNCOUT = 关闭	副器件 SYNCOUT = 开启
SYNCIN	禁用	高电平：使用内部振荡器。 脉冲：与外部时钟同步。 低电平：使用内部振荡器。	高电平：旁路模式。 脉冲：运行模式由 MODE 引脚定义。 低电平：停止开关。	高电平：旁路模式。 脉冲：运行模式由 MODE 引脚定义。 低电平：停止开关。
SYNCOUT	高电平：将旁路模式传递给副器件。 脉冲：传达正常运行状态。 低电平：向副器件传递停止开关信号。	高电平：将旁路模式传递给副器件。 脉冲：传达正常运行状态。 低电平：向副器件传递停止开关信号。	禁用	高电平：将旁路模式传递给副器件。 脉冲：传达正常运行状态。 低电平：向副器件传递停止开关信号。




图 6-2. 双器件二相运行




图 6-3. 三器件三相运行




图 6-4. 四器件四相运行




图 6-5. 二器件配置




图 6-6. 三器件配置




图 6-7. 4 器件配置




图 6-8. 典型应用二器件、两相运行

6.3.4 开关频率和同步 (SYNCIN)

开关频率介于 300kHz 至 2.5MHz 之间，由 RT 引脚和 AGND 之间连接的 RT 电阻器进行设置。必须根据 [方程式 4](#)，选择 12k Ω 和 100k Ω 之间的 RT 电阻器。如果配置为使用外部时钟，器件可以将开关频率同步到施加于 SYNCIN 引脚上的外部时钟。对于单器件配置，在 RT 引脚设定频率的 $\pm 50\%$ 范围内，在多器件配置中，在 $\pm 25\%$ 范围内。内部时钟在 SYNCIN 引脚上施加的外部时钟信号的上升沿同步。在频率同步期间，CFG1 引脚展频设置会被忽略，并且时钟抖动会被禁用。

器件始终以内部时钟启动，并在 START 和 ACTIVE 状态期间开始与所施加的外部时钟同步（请参阅 [功能状态图](#)）。在施加外部时钟后，器件就会与外部时钟同步，并在外部时钟停止时切换回内部时钟。

$$F_{SW} = \frac{1}{R_{RT} \times s \over 31.5G\Omega + 18ns}$$

(3)

$$R_{RT} = \left(\frac{1}{F_{SW}} - 18\text{ ns} \right) \times 31.5 \frac{G\Omega}{s}$$

(4)




图 6-9. 时钟同步

6.3.5 双随机展频 (DRSS)

该器件提供数字展频，可在宽频率范围内降低电源的 EMI。通过 CFG1 位设置，启用展频。启用展频后，内部调制器会使内部时钟抖动。当器件配置为使用施加于 SYNCIN 引脚的外部时钟时，内部展频将被禁用。DRSS 将低频三角调制曲线与高频逐周期随机调制曲线相结合。低频三角调制提高了低射频频带（例如 AM 频带）中的性能，高频随机调制提高了高射频频带（例如 FM 频带）中的性能。此外，还会进一步随机调制三角调制的频率，以降低出现任何可闻音的可能性。为了更最大限度地减少展频引起的输出电压纹波，可以逐周期修改占空比，以便在启用抖动时保持几乎恒定的占空比。




图 6-10. 双随机展频

6.3.6 运行模式 (BYPASS、DEM、FPWM)

该器件支持旁路模式、强制 PWM (FPWM) 和二极管仿真模式 (DEM) 运行。该模式可以轻松更改，并通过 MODE 引脚 设置。当 V_OUT < V_I 时，旁路模式会自动激活。在多器件堆叠运行模式下，所有器件必须使用相同的模式。

器件运行模式在 V_MODE < 0.4V 时设置为 DEM，在 V_MODE > 1.2V 时设置为 FPWM。

表 6-5. 模式引脚设置

运行模式	MODE 引脚
DEM	V_MODE < 0.4V
FPWM	V_MODE > 1.2V

在二极管仿真模式 (DEM) 下，可阻止电流从 V_OUT 流向 V_I。在高侧导通时间内监测 SW 引脚电压，当电压降至零电流检测阈值 V_ZCD 以下时，高侧开关会关断。对于轻负载，该器件在不连续导通模式 (DCM) 下工作，最终会跳过脉冲，从而提高轻负载效率。在 DEM 运行模式下，当 COMP 低于 460mV 时，控制器会开始跳过脉冲。使用

方程式 5 计算输入电流的跳过入口点，使用方程式 6 计算输出电流的跳过入口点。在脉冲跳跃期间，内部 BOOT 电容器也需要保持充电状态以驱动高侧 FET，这会导致 BOOT 刷新脉冲。当阻止电流从 V_{OUT} 流向 V_I 时，需要根据方程式 7 和方程式 8 设置最小负载，以防止脉冲跳跃期间 V_{OUT} 电压失控。如果负载不足以补偿引导刷新脉冲， V_{OUT} 会增加至编程的 V_{OVP_max} 电平。

$$I_{I\_skip} = \frac{1.5\mu \times \frac{V_I}{L}}{0.48 \times \frac{f_{SW}}{40K} + 250\mu \times R_{SNS} \times \frac{V_I}{L}} \quad (5)$$

$$I_{OUT\_skip} = \frac{\frac{V_I}{V_{OUT}} \times \frac{V_I}{L} \times 1.5\mu}{0.48 \times \frac{f_{SW}}{40K} + 250\mu \times R_{SNS} \times \frac{V_I}{L}} \quad (6)$$

$$I_{OUT\_LOAD} = \frac{V_I^2 \times F_{SW} \times 0.0484\mu s^2}{2 \times (V_{OUT} - V_I) \times L} \quad (7)$$

$$R_{LOAD} = \frac{2 \times V_{OUT} \times (V_{OUT} - V_I) \times L}{V_I^2 \times F_{SW} \times 0.0484\mu s^2} \quad (8)$$

在采用调制模式 (FPWM) 的强制脉冲模式下，即使在轻载情况下，转换器也会在连续导通模式 (CCM) 下以固定频率持续进行开关操作。此模式改善了轻负载瞬态响应。




图 6-11. 不同工作模式下的电感器电流波形

在旁路 (BYPASS) 模式下， V_I 通过导通高侧 FET 连接至 V_{OUT} (无调节)。无法控制从 V_I 流向 V_{OUT} 的正电流，同时对于 DEM 选择，会阻止电流从 V_{OUT} 流向 V_I ，而对于 FPWM 选择，则将电流限制在 V_{NCLTH} 。在旁路模式期间，器件以 $>20kHz$ 的频率启动引导刷新脉冲，以保持引导电容器充电。

当满足表 6-6 中的条件时，器件会进入和退出旁路模式。在多器件运行中，主器件设置运行模式，副器件则依照表 6-4 进行。

表 6-6. 进入、退出旁路模式

运行模式	旁路	条件
DEM/FPWM	入门级	$V_{OUT} < V_I - 100\text{mV}$ 且 $V_{COMP} < V_{COMP-MIN} + 100\text{mV}$
DEM	退出	$V_{COMP} > V_{COMP-MIN} + 100\text{mV} \parallel$ $(V_{CSA} - V_{CSB}) < V_{ZCD\_BYP}$
FPWM	退出	$V_{COMP} > V_{COMP-MIN} + 100\text{mV} \parallel$ $(V_{CSA} - V_{CSB}) < V_{NCLTH}$




图 6-12. 进入、退出旁路模式

6.3.7 VCC 稳压器, BIAS (BIAS 引脚、VCC 引脚)

栅极驱动器由内部 5V VCC 稳压器供电。当 $V_{BIAS} > V_{BIAS-RISING}$ 时，VCC 稳压器由最高支持 42V 的 BIAS 引脚供电，而 $V_{BIAS} < V_{BIAS-FALLING}$ 时，则由 VOUT 引脚供电。由于基准系统始终由 BIAS 引脚供电，并且当电压低于 2V 时系统会关断，将 BIAS 引脚连接至 $\geq 2.5\text{V}$ 的电压（例如 V_I 或 5V）。建议的 VCC 电容值为 $4.7\text{ }\mu\text{F}$ 。

集成的电流限制可在 VCC 过载或 VCC 引脚接地短路时防止器件损坏。VCC 可以拉取高达 100mA (I_{VCC-CL}) 的电流。




图 6-13. 轻松选择 BIAS 电源

6.3.8 软启动 (SS 引脚)

在启动时的起始状态期间（请参阅功能状态图），器件会以 SS 引脚电压或 ATRK/DTRK 引脚电压（以较低者为准）为基准调节误差放大器。调节的基准导致输出电压 V_{OUT} 逐渐上升。在软启动期间，器件会强制进入二极管仿真模式 (DEM)，直到生成软启动完成信号。

外部软启动电容器首先放电至 V_{SS-DIS} 电压，然后由 I_{SS} 电流充电，当达到 $V_{SS-DONE}$ 时，会生成软启动完成信号。软启动时间 (t_{SS}) 随输入电源电压而变化，因为在启动时 V_{OUT} 等于 V_I 。在软启动图中，在时间 t_1 软启动电

流被激活。在 t_2 时，软启动电压达到 V_I 电压电平， V_{OUT} 开始上升，直至 V_{OUT} 达到 t_3 时编程的 V_{OUT} 值。当 SS 引脚电压达到 $V_{SS-DONE}$ 时，软启动完成信号在 t_4 时生成。SS 引脚电压持续上升，直至达到 V_{VCC} ，此时软启动电流将停用。

$$t_{SS\_t1\_t4} = 2.2 \times \frac{C_{SS}}{I_{SS}} \quad (9)$$

$$t_{SS\_t2\_t3} = \frac{C_{SS}}{I_{SS}} \times \frac{V_{OUT} - V_I}{30} \quad (10)$$




图 6-14. 软启动

6.3.9 V_{OUT} 编程 (V_{OUT} 、 $ATRK$ 、 $DTRK$)

该器件在 V_{OUT} 引脚上检测输出电压 V_{OUT} 。可以通过，将 $10k\Omega$ 至 $100k\Omega$ 电阻器连接至 $ATRK/DTRK$ 引脚、施加 $0.2V$ 和 $2V$ 之间的电压或者 8% 至 80% 占空比之间的数字信号，在 $6V$ 和 $60V$ 之间对 V_{OUT} 进行编程。启动时，处于待机状态（请参阅功能状态图）期间，会检测 $ATRK/DTRK$ 引脚编程方法是使用模拟信号还是数字信号。在过渡到起始状态时， $ATRK/DTRK$ 引脚编程方法会被锁存，并且在运行期间无法更改。允许 $DTRK$ 信号存在至少三个周期，以便在锁存编程方法之前对 $DTRK$ 信号进行检测。 $ATRK$ 支持高达 $10kHz$ 的信号，但是 $ATRK$ 引脚电压或 $DTRK$ 占空比应足够慢地更改，以便 V_{OUT} 可以跟随。如果 $ATRK/DTRK$ 引脚设置的参考电压的变化速度快于转换器带宽，则在斜率补偿稳定之前，电感器电流会超过峰值电流限制。当 $ATRK < 0.2V$ 或 $> 2V$ 时，器件也会尝试调节 V_{OUT} ，但性能无法保持稳定。通过 $SYNCOUT$ 设置启用 $20\mu A$ 电流，通过电阻器进行 V_{OUT} 编程。 $20\mu A$ 电流由 $ATRK$ 引脚提供，并通过外部电阻器为目标 V_{OUT} 电压生成所需的 $ATRK$ 电压。对于模拟跟踪 ($ATRK$) 或数字跟踪 ($DTRK$)，TI 建议禁用 $20\mu A$ 电流。

使用电阻进行 V_{OUT} 编程的公式如下：




$$R_{ATRK} = \frac{V_{OUT}}{6V} \times 10k\Omega \quad (11)$$

使用电压进行 V_{OUT} 编程 ($ATRK$) 的公式如下：

$$V_{OUT} = V_{ATRK} \times 30 \quad (12)$$

使用数字信号进行 V_{OUT} 编程 ($DTRK$) 的公式如下：

$$V_{OUT} = 0.75 \frac{V}{\%} \times \text{Duty Cycle} \quad (13)$$

图 6-15. 使用电阻进行 V_{OUT} 编程图 6-16. 通过模拟电压进行 V_{OUT} 跟踪图 6-17. 通过数字信号进行 V_{OUT} 跟踪

6.3.10 保护功能

该器件实现了以下保护。图 6-18 显示了在功能状态图的哪个状态下，保护处于活动状态。对于具有相同灰色阴影的灰色阴影状态，该保护处于活动状态，例如 TSD 在待机状态（包括热关断状态）下处于活动状态，但不处于故障状态。

- 热关断 (TSD) 会在高温下关闭器件。
- 欠压锁定 (UVLO) 会在低电源电压下关闭器件。
- VCC 欠压锁定 (VCC UVLO) 避免了低侧栅极驱动器电压过低。器件会停止开关，直到 VCC 恢复。
- BOOT CAP 欠压锁定 (BOOT CAP UVLO) 可避免高侧栅极驱动器电压过低。器件启动刷新脉冲（512 个周期断续模式关断时间）。有关详细信息，请参阅 [GAN 驱动器、集成启动电容器和二极管以及断续模式故障保护](#)。
- 过压保护 (OVP) 被触发时，器件停止开关，直到 V_{OUT} 恢复到目标值。实现了两个 OVP：
 - OVP_{max} ，它是可编程的绝对值（通常为 64V、49V、34V 或 24V）。触发后，器件会停止开关并进入故障状态 ($latch_{ICL\&OVP\_max} = 1$) 或停止开关，直到 V_{OUT} 重新回到目标位置 ($latch_{ICL\&OVP\_max} = 0$)。
 - OVP，在 V_{OUT} 为编程值的 110% 时触发。触发后，器件停止开关，直到 V_{OUT} 恢复到目标值。
- 欠压保护 (UVP) 被触发时，器件会继续运行，但会将 PGOOD 引脚拉至低电平。
- 峰值电流限制 (PCL)，限制开关电流。有关详细信息，请参阅 [电流检测设置和开关峰值电流限制 \(CSA、CSB\)](#)。
- 输入电流限制 (ICL)，将峰值开关电流限制为峰值电流限制的 120%。此保护通过 $latch_{ICL\&OVP\_max}$ 编程来启用和禁用。
- 平均输入电流限制 (ILIM)，通过 R_{ILIM} 将平均输入电流限制为编程的值。有关详细信息，请参阅 [输入电流限制和监测 \(ILIM、IMON、DLI\)](#)。




图 6-18. 保护功能

6.3.10.1 V_{OUT} 过压保护 (OVP)

过压保护 (OVP) 使用两个阈值来监测 V_{OUT} 引脚。可编程阈值 V_{OVP_max-H} 将 V_{OUT} 限制为 64V、49V、34V 或 24V，而 V_{OVP-H} 阈值将编程的 V_{OUT} 限制为编程的电压的 110%。在旁路状态中，系统会禁用 110% OVP-H 检测，但会激活 V_{OVP_max-H}。

当 V_{OUT} 上升至高于 V_{OVP-H} 阈值时（旁路期间未激活），低侧驱动器将关断，而高侧驱动器将导通。从 V_I 到 V_{OUT} 的电流通过 CSA - CSB 进行监测，从而允许电流从 V_I 流向 V_{OUT}。当从 V_I 到 V_{OUT} 的电流为零或为负值时，高侧驱动器会关断，从而防止电流从 V_{OUT} 流向 V_I。当 V_{OUT} 降至 V_{OVP_max-L} 或 V_{OVP-L} 阈值以下时，器件将继续正常运行。

可编程 latch_{ICL&OVP_max} 位可用于设置 V_{OUT} 上升到 V_{OVP_max-H} 阈值以上时的器件行为。当 latch_{ICL&OVP_max} = 0 时，器件的行为类似于触发 V_{OVP-H}，当 latch_{ICL&OVP_max} = 1 时，驱动器将关闭，器件将进入故障状态。当 latch_{ICL&OVP_max} = 1a 时，一旦触发 OVP_{max}，需要进行断电重启或切换 UVLO/EN 引脚才能重新启动器件。

6.3.10.2 热关断 (TSD)

如果结温 (T_J) 超过 T_{TSD-RISING} 阈值，内部热关断 (TSD) 通过禁用低侧驱动器并启用占空比为 100% 的高侧驱动器来保护设备。在热关断期间，器件以 >20kHz 的频率启动刷新脉冲，以保持引导电容器充电。当结温 (T_J) 通过 T_{TSD-HYS} 磁滞降低后，器件将根据功能状态图继续运行。

6.3.11 电源正常状态指示器 (PGOOD 引脚)

该器件具有电源正常状态指示器 (PGOOD)，可简化时序控制和监控。PGOOD 是一个开漏输出，并可从外部连接一个上拉电阻。当 V_{OUT} 引脚电压高于 V_{UVL-H} 欠压阈值时，PGOOD 开关断开。在以下情况下，PGOOD 会被拉低：

- V_{OUT} 引脚电压低于 V_{OUT} 下降欠压阈值 V_{UVL-L}。
- V_{OUT} 引脚电压超过 110% V_{OVP-H} 或编程设定的 V_{OVP_max-H} 上升阈值，且 PGOOD_{OVP_enable} 功能被使能（请参阅 CFG2 引脚设置）。当禁用 PGOOD_{OVP_enable} 功能时，PGOOD 不会被拉低。
- 器件处于关断状态且 V_{BIAS} 大于约 1.7V（请参阅功能状态图）。
- EN/UVLO 引脚电压降至欠压锁定阈值电压 V_{UVLO-FALLING} 以下。
- VCC 稳压器电压 VCC 降至欠压锁定阈值 V_{VCC-UVLO-FALLING} 以下。
- 触发热关断（请参阅功能状态图）。
- 集成式 BOOT CAP 电压低于 V_{HB} 的下降 V_{HB-UVLO} 阈值，并且引导刷新进入 512 个周期的断续模式关断时间（请参阅 GAN 驱动器、集成启动电容器和二极管以及断续模式故障保护）。PGOOD 仅在断续关断时间内被拉低。
- 超出开关峰值电流限值 20%，并且 latch_{ICL&OVP_max} 功能被使能（请参阅 CFG1 引脚设置）。
- 发生 OTP 存储器故障（CRC 故障）。




图 6-19. 所有器件状态的 PGOOD 状态

6.3.12 斜率补偿 (CSA、CSB)

电流检测放大器具有大小为 10 的增益 (ACS)，并为防止高占空比下的次谐波振荡，增加了内部斜率补偿斜坡。补偿斜坡的斜率必须至少大于所检测到电感器电流下降斜率的一半，这在 [方程式 14](#) 中的裕度 >1 时履行。

$$\frac{V_{OUT} - V_I}{2 \times L} \times R_{SNS} \times \text{Margin} < V_{SLOPE} \times f_{SW} \quad (14)$$

6.3.13 电流检测设置和开关峰值电流限制 (CSA、CSB)

峰值电流限制由检测电阻 R_{SNS} 设置。当 CSA - CSB 达到阈值 V_{CLTH} (典型值为 60mV 或 29mV) 时，正峰值电流限制生效。当达到 V_{NCLTH} (典型值为 -28mV) 时，负峰值电流限制生效。[图 6-20](#) 中的 R_1 和 R_2 为 0Ω ， R_3 为开路。

$$R_{SNS} = \frac{I_{peak\_lim}}{V_{CLTH}} \quad (15)$$

可以通过添加电阻 R_1 、 R_2 和 R_3 来调整峰值电流限制。电阻 R_1 和 R_2 需要具有相同的值。由于 CS 放大器由 CSA 引脚供电，因此选择的电阻小于 1Ω 。选择的 R_3 在 1Ω 至 20Ω 之间。

$$I_{peak\_lim} = \left(\frac{R_1 + R_2}{R_3} + 1 \right) \times \frac{V_{CLTH}}{R_{SNS}} \quad (16)$$




图 6-20. 通过添加电阻器进行峰值限制调整

通常为 -28mV 的负峰值电流限制是一种额外的安全保护措施，通常不会达到该负峰值电流限制，因为负电流已经受到 COMP 引脚电压的限制。 V_{COMP} 通常被钳位在 160mV，这会将开关电流的电压限制为大约 -20mV 的感应电压。




图 6-21. 通过 COMP 引脚电压和感测电阻电压限制开关电流 (DEM)




图 6-22. 通过 COMP 引脚电压和感测电阻电压限制开关电流 (FPWM)

6.3.14 输入电流限制和监测 (ILIM、IMON、DLY)

监测 IMON 引脚上的平均 V_I 输入电流。CSA 和 CSB 引脚处的平均感测电流在 IMON 引脚处产生源电流，该源电流由电阻器 R_{IMON} 转换为电压。所产生的电压 V_{IMON} 可根据方程式 18 进行计算，而所需的电阻 R_{IMON} 可根据方程式 17 进行计算。 V_{IMON} 可调节至高达 3V，并具有自保护功能，不会达到绝对最大值。

$$R_{IMON} = \frac{V_{IMON}}{R_{CS} \times I_{IN} \times G_{IMON} + I_{OFFSET}} \quad (17)$$

$$V_{IMON} = (R_{CS} \times I_{IN} \times G_{IMON} + I_{OFFSET}) \times R_{IMON} \quad (18)$$

R_{CS} 是感测电阻器， I_{IN} 是输入电流，跨导增益 G_{IMON} 和偏移电流 I_{OFFSET} 由电气特性表给定。

可以通过在 ILIM 引脚上连接一个适当的电阻来限制平均输入电流。当输入电流限制处于活动状态时， V_{OUT} 会调低，直至达到设定的平均输入电流限值。如果 V_{OUT} 调节至低于 V_I 电压，则无法再对电流进行限制。DLY 引脚电容器 C_{DLY} 增加额外的延迟时间 t_{DLY} 来激活和停用平均输入电流限制（请参阅图 6-23）。当 ILIM 引脚电压达到阈值 V_{ILIM_th} （典型值为 1.1V）时，拉电流 I_{DLY} 被激活，为 DLY 引脚电容器 C_{DLY} 充电。DLY 引脚电压 V_{DLY} 上升，直至达到 $V_{DLY\_peak\_rise}$ ，这会激活平均输入电流限制。ILIM 引脚电压被调节至 V_{ILIM} （通常为 1V），而输入电流被向下调节至由 R_{ILIM} 设定的平均输入电流限值，从而产生一个压降 V_{OUT} 。要退出平均电流限制调节，输出负载必须降低，这会导致 V_{OUT} 上升，同时 V_{ILIM} 降至 V_{ILIM_reset} （典型值为 0.89V）以下。 V_{ILIM_reset} 会激活灌电流 I_{DLY} ，从而使 DLY 引脚电容器 C_{DLY} 放电。当 V_{DLY} 达到 $V_{DLY\_peak\_fall}$ 时，平均输入电流限制将被禁用，而 DLY 引脚将放电至 V_{DLY_valley} 。所需电阻 R_{ILIM} 根据方程式 19 计算得出，电容 C_{DLY} 根据方程式 21 计算得出。

$$R_{ILIM} = \frac{1V}{R_{CS} \times I_{IN\_LIM} \times G_{IMON} + I_{OFFSET}} \quad (19)$$

$$t_{DLY} = \frac{2.6 \times C_{DLY}}{5 \times 10^{-6}} \quad (20)$$

$$C_{DLY} = t_{DLY} \times \frac{5 \times 10^{-6}}{2.6} \quad (21)$$




图 6-23. 平均电流限值

虽然 DLY 引脚电容器会增加恒定延迟，但可以通过在 ILIM/IMON 引脚上添加与 R_{ILIM} 电阻器并联的 RC 振荡电路来增加 V_{OUT} 负载相关的延迟。RC 振荡电路的电阻 R_{C_IMON} 根据方程式 22 计算得出，电容 C_{IMON} 根据方程式 23 计算得出。

$$R_{C\_IMON} = \frac{1}{20\pi \times C_{IMON}} \quad (22)$$

$$C_{IMON} = \frac{t_{delay}}{R_{IMON} \times \ln\left(\frac{R_{IMON} \times I_{MON} - V_{IMON\_0A}}{R_{IMON} \times I_{MON} - V_{ILIM}}\right)} \quad (23)$$

6.3.15 最大占空比和最小可控导通时间限制

为了涵盖电阻元件导致的非理想因素，实现了最大占空比限制 D_{MAX} 和最小强制关闭时间。在 CCM 运行模式下，编程的输出电压 V_{OUT} 支持的最小输入电压 V_{I_MIN} 由最大占空比 D_{MAX} 定义（请参阅方程式 24）。在 DEM 运行模式下，最小输入电压 V_{I_MIN} 不受 D_{MAX} 的限制。

$$V_{I\_MIN} \cong V_{OUT} \times (1 - D_{MAX}) + I_{L\_MAX} \times (R_{DCR} + R_{SNS} + R_{DS(ON)}) \quad (24)$$

其中

- I_{L_MAX} 是最低输入电压 V_{I_MIN} 时的最大输入电流
- R_{DCR} 是电感器的直流电阻
- R_{SNS} 是检测电阻的电阻值
- $R_{DS(ON)}$ 为器件的导通电阻




图 6-24. 开关频率与最大占空比间的关系

在极轻负载条件下或当 V_I 接近 V_{OUT} 时，如果所需导通时间小于 t_{ON-MIN} ，器件将跳过低侧驱动器脉冲，以避免 V_{OUT} 失控。此脉冲跳跃表现为随机行为。如果 V_I 进一步增加到高于 V_{OUT} 的电压，所需导通时间将变为零，且器件最终进入旁路模式，此旁路模式将 100% 导通高边驱动器。

6.3.16 GAN 驱动器、集成启动电容器和二极管以及断续模式故障保护

该器件集成了用来驱动集成式 GAN FET 的 GAN 驱动器。低侧驱动器由 VCC 供电、高侧驱动器由集成式自举电容器供电。当通过导通低侧 FET 而使 SW 引脚电压约为 0V 时，基础的引导电容器 C_{boot} 由 VCC 通过内部自举二极管充电。在关断期间，栅极驱动器输出为高阻抗。

如果集成自举电容器电压过低而无法驱动 GAN FET，则断续模式故障保护由 $V_{BOOT-UVLO}$ 触发。如果集成引导电容器电压小于 UVLO 阈值 ($V_{BOOT-UVLO}$)，则低压侧驱动器强行导通 160ns 以补充引导电容器。该器件允许多达两个连续的充电开关周期。在最多两个连续的自举充电开关周期后，该器件将在 13 个周期跳过该开关操作。如果该器件在两组（每组四个）连续的充电开关周期后未能为自举电容器充满电，该器件将停止开关操作，并进入 512 个周期的断续模式关断时间。在断续模式关断时间 $PGOOD =$ 低电平且 SS 引脚接地。

6.3.17 信号抗尖峰脉冲概述

下图展示了信号抗尖峰脉冲。对于所有信号，上升沿和下降沿都以相同的抗尖峰脉冲时间进行抗尖峰脉冲。




图 6-25. 信号抗尖峰脉冲

6.4 器件功能模式

功能状态图中展示了不同的运行模式。

- (1) : Does not include BOOT, READ CONFIGURATION, THERMAL SHUTDOWN, VCC CHECK, and FAULT LATCH state.
(2) : GND for $V_{BIAS} > 1.7\text{ V}$, HiZ for $V_{BIAS} < 1.7\text{ V}$.
(3) : See the Bypass Mode Entry, Exit table in the Operation Modes section for details how the bypass = active and bypass = inactive signal is generated.
(4) : ATRK/DTRK function (resistor, analog, digital) is detected during STANDBY state and latched at the transition to the START state.
(5) : SYNCOUT = LOW for single device configuration.

|| : logic OR
& : logic AND
! : logic NOT
TSD : Thermal Shutdown
①②③ : Priority


THERMAL SHUTDOWN	
Output stage	= ON
VCC	= ON
CFGx	= OFF
PGOOD	= GND
Operation Mode	= BYPASS
STANDBY _{timer}	= RESET
SYNCOUT	= LOW

VCC CHECK	
Output stage	= OFF
VCC	= ON
CFGx	= OFF
PGOOD	= GND
SYNCOUT	= LOW

VCC FAULT	
Output stage	= ON
VCC	= ON
PGOOD	= GND
Operation Mode	= no switching
STANDBY _{timer}	= ON
SYNCOUT	= LOW

BOOT CAP FAULT	
Output stage	= ON
VCC	= ON
PGOOD	= GND
Operation Mode	= no switching
BOOT FAULT timer	= start
SYNCOUT	= LOW

BYPASS	
Output stage	= ON
VCC	= ON
PGOOD	= HiZ
Operation Mode	= BYPASS
SYNCOUT	= HIGH ⁽⁵⁾



SHUTDOWN	
Output stage	= OFF
VCC	= OFF
CFGx/SYNCOUT	= RESET
PGOOD	= GND ⁽²⁾
SYNCOUT	= HiZ

BOOT	
Read OTP	= ON
Output stage	= OFF
VCC	= ON
CFGx	= OFF
PGOOD	= GND
SYNCOUT	= LOW

READ CONFIGURATION	
Read OTP	= OFF
Output stage	= OFF
VCC	= ON
CFGx/SYNCOUT	= READ
PGOOD	= GND
STANDBY _{timer}	= RESET
SYNCOUT	= current

FAULT	
Output stage	= ON
VCC	= ON
PGOOD	= GND
Operation Mode	= BYPASS
STANDBY _{timer}	= ON
SYNCOUT	= LOW

STANDBY	
Output stage	= ON
VCC	= ON
CFGx	= OFF
PGOOD	= GND
Operation Mode	= no switching
ATR/DTRK Mode	= detect ⁽⁴⁾
STANDBY _{timer}	= ON
SYNCOUT	= LOW

START	
Output stage	= ON
VCC	= ON
CFGx	= OFF
PGOOD	= GND
Operation Mode	= DEM
ATR/DTRK Mode	= latched ⁽⁴⁾
SYNCOUT	= pulse ⁽⁵⁾

ACTIVE	
Output stage	= ON
VCC	= ON
PGOOD	= HiZ
Operation Mode	= DEM/FPWM
ATR/DTRK Mode	= latched ⁽⁴⁾
SYNCOUT	= pulse ⁽⁵⁾

图 6-26. 功能状态图

6.4.1 关断状态

当 UVLO/EN 引脚为低电平时，器件将关断，此时从 BIAS 引脚消耗 $2\text{ }\mu\text{A}$ 电流并从连接到 V_I 的引脚消耗 $5\text{ }\mu\text{A}$ 电流。在关断状态下，COMP、SS 和 PGOOD 接地。VCC 稳压器被禁用。

7 应用和实例

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

7.1 应用信息

该器件集成了多个可选功能来满足系统设计的要求，包括输入 UVLO、可编程软启动时间、时钟同步、展频、平均输入电流调节、电感器电流监测、用于实现增强热性能的 5V 兼容 BIAS 引脚、冷启动支持、同步和动态输出电压跟踪。

有关典型应用和曲线，请参阅 [LMG5126 评估模块](#)。

使用 [LMG5126 快速入门计算器](#) 可加快为给定应用设计稳压器的过程。

此外，也可以使用 WEBENCH® 电路设计和选择仿真服务生成完整设计。生成设计时，WEBENCH 软件采用一种迭代设计过程并访问综合元件数据库。

本部分简要讨论了设计过程。

7.1.1 反馈补偿

升压稳压器的开环响应定义为调制器传递函数和反馈传递函数的乘积。在 dB 标度下绘制时，开环增益表现为调制器增益与反馈增益之和。电流模式升压稳压器的调制器传递函数，其中包含嵌入式电流环路的功率级传递函数，可简化为包含一个极点、一个零点和一个右半平面零点 (RHPZ) 的系统。

调制器传递函数定义如下：

$$\frac{\hat{v}_{out}}{\hat{v}_{comp}} = A_M \times \frac{\left(1 + \frac{s}{\omega_{Z\_ESR}}\right) \left(1 - \frac{s}{\omega_{RHPZ}}\right)}{1 + \frac{s}{\omega_{P\_LF}}} \times G_{ACB}(s) \quad (25)$$

其中

- 调制器直流增益：

$$A_M = \frac{R_{out} \times D'}{2 \times A_{cs} \times R_{cs\_eq}} \quad (26)$$

- 负载极点：

$$\omega_{P\_LF} = \frac{2}{R_{out} \times C_{out}} \quad (27)$$

- ESR 零点：

$$\omega_{Z\_ESR} = \frac{1}{R_{ESR} \times C_{out}} \quad (28)$$

- RHPZ：

$$\omega_{RHPZ} = \frac{R_{out} \times D'^2}{L_{m\_eq}} \quad (29)$$

- 等效负载电阻：

$$R_{out} = \frac{V_{out}^2}{P_{out\_total}} \quad (30)$$

- 等效电感：

$$L_{m\_eq} = \frac{L_m}{N_p} \quad (31)$$

- 等效电流感应电阻器：

$$R_{cs\_eq} = \frac{R_{cs}}{N_p} \quad (32)$$

- N_p 为相位数。

如果 C_{out} (R_{ESR}) 的等效串联电阻 (ESR) 足够小，并且 RHPZ 频率远离目标交叉频率，则调制器传递函数可以进一步简化为单极点系统，并且只需两个环路补偿元件 R_{COMP} 和 C_{COMP} ，电压环路即可实现闭环，从而在交叉频率处实现单极点响应。交叉频率处的单极点响应能够提供 90 度相位裕度，从而确保环路非常稳定。

如图 7-1 所示，输出电压误差放大器采用了一个 g_m 放大器。反馈传递函数包括反馈电阻分压器增益和误差放大器的环路补偿。 R_{COMP} 、 C_{COMP} 和 C_{HF} 用于配置误差放大器的增益和相位特性，生成一个原点极点、一个低频零点以及一个高频极点。




图 7-1. II 型 g_m 放大器补偿

反馈传递函数定义如下：

$$-\frac{\hat{v}_{comp}}{\hat{v}_{out}} = \frac{A_{VM} \times \omega_{Z\_EA}}{s} \times \frac{1 + \frac{s}{\omega_{Z\_EA}}}{1 + \frac{s}{\omega_{P\_EA}}} \quad (33)$$

其中

- 中频带电压增益：

$$A_{VM} = K_{FB} \times g_m \times R_{COMP} \quad (34)$$

- 反馈电阻分压器增益：

$$K_{FB} = \frac{R_{FBB}}{R_{FBT} + R_{FBB}} \quad (35)$$

对于内部反馈电阻分压器：

$$K_{FB} = \frac{1}{30} \quad (36)$$

- 低频零点：

$$\omega_{Z\_EA} = \frac{1}{R_{COMP} \times C_{COMP}} \quad (37)$$

- 高频极点：

$$\omega_{P\_EA} \cong \frac{1}{R_{COMP} \times C_{HF}} \quad (38)$$

原点处的极点可以尽可能减小输出稳态误差。放置低频零点以抵消调制器的负载极点。高频极点可用于抵消输出电容器 ESR 产生的零点，或降低误差放大器的噪声敏感性。通过将低频零点设置为比交叉频率小一个数量级，可以在交叉频率下实现最大相位提升。将高频极点放置在交叉频率之后，因为增加 C_{HF} 会在反馈传递函数中增加一个极点。

交叉频率 (开环带宽) 通常限制为 RHPZ 频率的五分之一。

对于更高的交叉频率，可以增加 R_{COMP} ，同时按比例减小 C_{COMP} 。相反，减小 R_{COMP} 并按比例增大 C_{COMP} ，会导致带宽降低，同时保持反馈传递函数中零点的频率不变。

7.2 典型应用

7.2.1 应用

一个典型的应用示例是单相升压转换器，如图 7-2 所示。该转换器专为 H 类音频放大器而设计。输出电压可调至 60V。




图 7-2. 单相升压转换器的原理图

7.2.2 设计要求

表 7-1. 设计参数

参数	值
最小输入电压 V_{in_min}	9V
典型输入电压 V_{in_typ}	14.4
最大输入电压 V_{in_max}	18V
标称输出电压 V_{out_nom}	24V
最大输出电压 V_{out_max}	45V
最大输出功率 P_{out_total}	400W
估计效率 η	95%

7.2.3 详细设计过程

7.2.3.1 使用 WEBENCH® 工具创建定制设计方案

点击[此处](#)，使用 LMG5126 器件并借助 WEBENCH® Power Designer 创建定制设计方案。

1. 首先键入输入电压 (V_{IN})、输出电压 (V_{OUT}) 和输出电流 (I_{OUT}) 要求。
2. 使用优化器表盘，优化该设计的关键参数，如效率、占用空间和成本。
3. 将生成的设计与德州仪器 (TI) 其他可行的解决方案进行比较。

WEBENCH Power Designer 提供了定制原理图并罗列了实时价格和组件供货情况的物料清单。

在多数情况下，可执行以下操作：

- 运行电气仿真，观察重要波形以及电路性能
- 运行热性能仿真，了解电路板热性能
- 将定制原理图和布局方案以常用 CAD 格式导出
- 打印 PDF 格式的设计报告并与同事共享

有关 WEBENCH 工具的更多信息，请访问 www.ti.com/WEBENCH。

7.2.3.2 确定相位总数

交错运行在高电流应用中提供了许多优势，例如提高效率、降低元件应力以及减少输入和输出纹波。对于双相交错运行，输出功率路径被拆分，将每个相位的输入电流减少一半。由于每个通道彼此之间存在 180 度的相位差，因此输入和输出电容器中的纹波电流显著降低。如[通过双相交错降低输入电流纹波](#)所示，输入电流纹波显著降低。




图 7-3. 通过双相交错降低输入电流纹波

这里为设计选择了 1 个相位：

$$N_p = 1 \quad (39)$$

总功率 P_{out_total} 在各相位之间共享，每个相位的功率计算如下：

$$P_{out} = \frac{P_{out\_total}}{N_p} = 400W \quad (40)$$

7.2.3.3 确定占空比

在 CCM 下，占空比定义为：

$$D = \frac{V_{out} - V_{in}}{V_{out}} \quad (41)$$

$$D' = 1 - D \quad (42)$$

在此应用中，最大占空比的计算公式为：

$$D_{max} = \frac{V_{out\_max} - V_{in\_min}}{V_{out\_max}} = 0.8 \quad (43)$$

7.2.3.4 定时电阻器 R_T

通常，更高的开关频率 (f_{sw}) 会导致尺寸减小，但损耗会增大。综合考虑尺寸、效率和 EMI，约 400kHz 的工作频率是一个合理的折衷选择。对于 400kHz 的开关频率， R_T 的值计算如下：

$$R_T = \left(\frac{1}{f_{sw}} - 18ns \right) \times 31.5 \frac{\Omega}{ns} = 78.2k\Omega \quad (44)$$

为 R_T 选择标准值，为 78.7k Ω 。

7.2.3.5 电感器选型 L_m

选择电感值时需考虑三个主要参数：电感器电流纹波比 (RR)、电感器电流下降斜率和控制环路的 RHPZ 频率。

- 选择的电感器电流纹波比用来平衡电感器的绕组损耗和磁芯损耗。随着纹波电流的增加，磁芯损耗增加，绕组损耗减少。
- 确认电感器电流的下降斜率足够小，从而防止次谐波振荡。电感值越大，电感器电流的下降斜率越小。
- 将 RHPZ 置于较高的频率，以便实现更高的控制环路交叉频率。随着电感值减小，RHPZ 频率会增加。

根据峰值电流模式控制理论，斜率补偿斜坡的斜率必须大于检测到的电感器电流下降斜率的一半，以防止高占空比下的次谐波振荡，即：

$$V_{slope} \times f_{sw} > \frac{V_{out\_max} - V_{in\_min}}{2 \times L_m} \times R_{cs} \quad (45)$$

其中

- V_{slope} 是电流检测放大器输入端的 48mV 峰值 (占空比为 100%) 斜率补偿斜坡。

电感的下限值可由下式得出：

$$L_m > \frac{V_{out\_max} - V_{in\_min}}{2 \times V_{slope} \times f_{sw}} \times R_{cs} \quad (46)$$

估算 $R_{cs} = 2m\Omega$ ：

$$L_m > 1.9\mu H \quad (47)$$

RHPZ 频率可由下式得出：

$$\omega_{RHPZ} = \frac{R_{out} \times D'^2}{L_{m\_eq}} \quad (48)$$

确认交叉频率低于 RHPZ 频率的 1/5

$$f_c < \frac{1}{5} \times \frac{\omega_{RHPZ}}{2\pi} \quad (49)$$

假设需要 1kHz 的交叉频率，则电感的上限可由下式得出：

$$L_m < 6.2\mu\text{H} \quad (50)$$

电感器纹波电流通常设置在满负载电流的 30% 至 70% 之间，这可以在电感器磁芯损耗和绕组损耗之间达到更好的折衷。

每相输入电流的计算公式如下：

$$I_{in\_vinmax} = \frac{P_{out}}{V_{in\_max}} = 23.4\text{A} \quad (51)$$

如果以连续导通模式 (CCM) 运行，则在占空比为 33% 时出现最大纹波比。会产生最大纹波比的输入电压可由下式得出：

$$V_{in\_RRmax} = V_{out\_max} \times (1 - 0.33) = 30\text{V} \quad (52)$$

因此，使用最大输入电压 V_{in_max} 来计算最大纹波比。

此示例中选择了 0.3 的纹波比，即输入电流的 30%。在已知开关频率和典型输入电压的情况下，电感器值可按如下公式计算：

$$L_m = \frac{V_{in\_max}}{I_{in\_max} \times RR} \times \frac{1}{f_{sw}} \times \left(1 - \frac{V_{in\_max}}{V_{out\_max}}\right) = \frac{18\text{V}}{23.4\text{A} \times 0.3} \times \frac{1}{400\text{kHz}} \times 0.6 = 3.8\mu\text{H} \quad (53)$$

这里为 L_m 选择了最接近的标准值 3.3 μH 。

典型输入电压下的电感器纹波电流计算公式如下：

$$I_{pp} = \frac{V_{in\_typ}}{L_m} \times \frac{1}{f_{sw}} \times \left(1 - \frac{V_{in\_typ}}{V_{out}}\right) = 4.36\text{A} \quad (54)$$

如果选择了铁氧体磁芯电感器，则确保电感器不会在峰值电流限制下达到饱和。铁氧体磁芯电感器的电感值在饱和前几乎保持恒定。铁氧体磁芯具有较低的磁芯损耗，但尺寸较大。

对于粉末芯电感器，电感随着直流电流的增加而缓慢降低。这会导致在高电感器电流下出现更大的纹波电流。在此示例中，峰值电流限值下的电感降至 0A 时的 70%。峰值电流限值下的电流纹波可由下式得出：

$$I_{pp\_bias} = \frac{V_{in\_typ}}{0.7 \times L_m} \times \frac{1}{f_{sw}} \times \left(1 - \frac{V_{in\_typ}}{V_{out}}\right) = 6.8\text{A} \quad (55)$$

7.2.3.6 电流检测电阻器 R_{cs}

典型输入电压和最大输出电压下的最大每相平均输入电流使用以下公式计算：

$$I_{in\_vintyp} = \frac{P_{out}}{\eta \times V_{in\_typ}} = 29.2\text{A} \quad (56)$$

峰值电流的计算公式如下：

$$I_{pk\_vintyp} = I_{in\_vintyp} + \frac{I_{pp\_bias}}{2} = 29.2\text{A} + \frac{6.8\text{A}}{2} = 32.6\text{A} \quad (57)$$

电流检测电阻的计算公式如下：

$$R_{CS} = \frac{V_{CLTH}}{I_{pk\_vintyp}} = \frac{60mV}{32.6A} = 1.84m\Omega \quad (58)$$

此处为 R_{CS} 选择了 $2m\Omega$ 的标准值。

7.2.3.7 电流检测滤波器 R_{CSFA} 、 R_{CSFB} 、 C_{CS}

建议使用 RC 滤波器进行电流检测。通常建议 C_{CS} 为 $100pF$ 且 R_{CSFA} 和 R_{CSFB} 为 1Ω 。靠近器件放置 C_{CS} 。将 CSA 与 CSB 布线一起通过开尔文连接与电流检测电阻相连。

增大 C_{CS} 和 R_{CSFB} 可以增加 RC 时间常数。增大 R_{CSFA} 会导致严重的电流检测误差。




图 7-4. 电流检测滤波器

7.2.3.8 缓冲组件

从开关节点到地的电阻电容缓冲网络减少了开关节点处的振铃和尖峰。过多的振铃和尖峰会导致器件运行不稳定，并将噪声耦合到输出电压。最好根据经验选择缓冲器的值。首先，确保缓冲器连接的引线长度非常短。电阻值从 5Ω 到 50Ω 开始。增大缓冲电容值可以增强阻尼效果，但此操作也会导致更高的缓冲器损耗。为缓冲电容器选择一个最小值，该值应在重负载条件下有效抑制开关波形上的尖峰。如果布局经过优化，则可能不需要缓冲器。

7.2.3.9 V_{out} 编程

对于固定输出电压，可通过将一个电阻器连接至 ATRK/DTRK 并导通内部 $20\mu A$ 高精度电流源，对 V_{OUT} 进行编程。

$$R_{ATRK} = \frac{V_{out\_max}}{6V} \times 10k\Omega = 75k\Omega \quad (59)$$

对于 H 类音频应用，可以调节 V_{out} 以优化效率。使用 ATRK/DTRK，可以应用模拟跟踪或数字跟踪功能。

对于模拟跟踪，请向 ATRK/DTRK 施加电压以对 V_{out} 进行编程。电压可以由下式得出：

$$V_{ATRK\_max} = \frac{V_{out\_max}}{30} = 1.5V \quad (60)$$

$$V_{ATRK\_nom} = \frac{V_{out\_nom}}{30} = 0.8V \quad (61)$$

也可以通过数字 PWM 信号 (DTRK) 对输出电压进行编程。占空比 D_{TRK} 可由下式得出：

$$D_{TRK} = \frac{V_{out\_max}}{0.75V} \times 100\% = 60\% \quad (62)$$

$$D_{TRK\_min} = \frac{V_{out\_min}}{0.75V} \times 100\% = 10.7\% \quad (63)$$

确保 DTRK 频率介于 100kHz 和 2200kHz 之间。在启用 IC 后，必须施加 DTRK PWM 信号。

可以利用具有失调电压的两级 RC 滤波器将数字 PWM 信号转换为模拟电压，如图 7-5 所示。




图 7-5. 两级 RC 滤波器连接到 ATRK/DTRK

两级 RC 滤波器用于将 PWM 信号滤波为平滑的模拟电压。在选择两级 RC 滤波器时，考虑了 ATRK/DTRK 上的电压纹波和趋稳时间。

100% PWM 占空比将输出电压设置为 V_{out_max} ，0% PWM 占空比将输出电压设置为 V_{out_min} 。 R_t 和 R_b 用于调整 ATRK/DTRK 偏移电压。

可使用以下公式计算 V_{trk_max} 和 V_{trk_min} ：

$$V_{ATRK\_max} = V_{dd} \frac{R_b}{(2R_f + R_a) \parallel R_t + R_b} \quad (64)$$

$$V_{ATRK\_min} = V_{dd} \frac{(2R_f + R_a) \parallel R_b}{(2R_f + R_a) \parallel R_b + R_t} \quad (65)$$

其中 V_{dd} 是 PWM 信号的振幅； d 是 PWM 占空比。

从输入到 V_{ATRK} 的交流传递函数如下所示：

$$G_{trk}(s) = \frac{\frac{R_L}{2R_f + R_L}}{1 + 2\zeta \frac{s}{\omega_n} + \left(\frac{s}{\omega_n}\right)^2} \quad (66)$$

其中

$$R_L = R_a + R_b \parallel R_t \quad (67)$$

$$\omega_n = \frac{1}{R_f \times C_f \sqrt{\frac{R_L}{2R_f + R_L}}} \quad (68)$$

$$\zeta = \frac{1}{2} \left(\frac{R_f}{R_L} + 3 \right) \sqrt{\frac{R_L}{2R_f + R_L}} \quad (69)$$

可使用以下公式计算分母的根：

$$s_1 = -\zeta\omega_n + \omega_n\sqrt{\zeta^2 - 1} \quad (70)$$

$$s_2 = -\zeta\omega_n - \omega_n\sqrt{\zeta^2 - 1} \quad (71)$$

$\zeta > 1$ ，这是一个过阻尼二阶系统。 s_1 是主导极点。2% 趋稳时间 t_s 可估算为：

$$t_s = \frac{1}{s_1} \times \ln \left(-\frac{0.02 \times 2s_1 \sqrt{\zeta^2 - 1}}{\omega_n} \right) \quad (72)$$

此应用中使用了 400kHz 的 PWM 频率。选择 $R_f = 4.99k\Omega$ 、 $C_f = 47nF$ 、 $R_a = 1.5k\Omega$ 、 $R_t = 51k\Omega$ 、 $R_b = 7.87k\Omega$ 。2% 趋稳时间约为 1.3ms。

7.2.3.10 输入电流限制 (ILIM/IMON)

音频应用中的瞬态功率较高。此应用中选择了 400W 作为峰值输出功率。但平均功率通常远低于峰值功率。此处选择了 240W 作为平均功率。通过采用适当的 ILIM/IMON 设置，可将平均输入电流限制在 240W 以下，同时允许 400W 峰值功率持续 300ms。当平均电流环路被触发时， V_{OUT} 会下降，直至输入和输出功率达到平衡。

平均输出功率和典型输入电压下的每相输入电流可通过以下公式得出：

$$I_{avg} = \frac{P_{avg\_total}}{1 \times \eta \times V_{in\_typ}} = 17.5A \quad (73)$$

此处选择了 22A 作为平均输入电流限制。

$$I_{lim} = 22A \quad (74)$$

来自 ILIM/IMON 的电流可通过以下公式得出，

$$I_{MON\_lim} = (R_{CS} \times I_{lim} \times G_{IMON} + I_{OFFSET}) = (2m\Omega \times 22A \times 0.333mA/V + 4\mu A) = 18.6\mu A \quad (75)$$

R_{ILIM} 的计算公式如下：

$$R_{IMON} = \frac{V_{ILIM}}{I_{MON}} = \frac{1V}{11\mu A} = 53.7k\Omega \quad (76)$$

此处为 R_{IMON} 选择了 53.6k Ω 的标准值。

如 图 7-6 所示，使用 C_{IMON} 和 R_c 在触发平均电流环路之前引入适当的延迟。




图 7-6. ILIM/IMON 引脚配置

在这种应用中，400W 需要 300ms 的延迟。

在零负载下，来自 ILIM/IMON 的电流通过以下公式得出，

$$I_{MON\_0A} = I_{OFFSET} = 4\mu A \quad (77)$$

零负载时的 ILIM/IMON 电压可使用以下公式计算，

$$V_{IMON\_0A} = R_{IMON} \times I_{MON\_0A} = 0.21V \quad (78)$$

在 400W 下，为额定功率的 1.6 倍时，ILIM/IMON 的电流为，

$$I_{MON\_tr} = (R_{CS} \times 1.6 \times I_{lim} \times G_{IMON} + I_{OFFSET}) = (2m\Omega \times 35.2A \times 0.333mA/V + 4\mu A) = 27.4\mu A \quad (79)$$

C_{IMON} 通过以下公式确定，

$$C_{IMON} = \frac{t_{delay}}{R_{IMON} \times \ln\left(\frac{R_{IMON} \times I_{MON\_tr} - V_{IMON\_0A}}{R_{IMON} \times I_{MON\_tr} - V_{ILIM\_th}}\right)} = 4.5\mu F \quad (80)$$

此处为 C_{IMON} 选择了 $4.7\mu F$ 的标准值。

R_c 根据下式确定，

$$R_c = \frac{1}{20\pi \times C_{IMON}} = 3.38k \quad (81)$$

此处为 R_c 选择了 $3.4k\Omega$ 的标准值。

7.2.3.11 最小负载电阻器

为避免在 DEM 脉冲跳跃期间输出电压失控，必须在输出端放置一个最小负载电阻器。

请参阅[运行模式](#)部分。

最小负载电阻器计算方式：

$$R_{LOAD} = \frac{2 \times V_{OUT\_nom} \times (V_{OUT\_nom} - V_{I\_max}) \times L}{V_{I\_max}^2 \times F_{SW} \times 0.0484\mu s^2} = 67.3k\Omega \quad (82)$$

此处为 R_{Load} 选择了 $66.5k\Omega$ 的标准值。

7.2.3.12 UVLO 分频器

所需的启动电压和迟滞由分压器 R_{UVT} 和 R_{UVB} 设置。在此设计中，启动电压 (V_{in_on}) 设置为 $8.5V$ ，比 V_{in_min} 低 $0.5V$ 。UVLO 迟滞电压设为 $1V$ 。因此，UVLO 关断电压 (V_{in_off}) 为 $7.5V$ 。 R_{UVT} 和 R_{UVB} 的值计算如下：

$$R_{UVT} = \frac{V_{in\_on} - \frac{V_{UVLO\_RISING}}{V_{UVLO\_FALLING}} \times V_{in\_off}}{I_{UVLO\_HYS}} = \frac{8.5V - \frac{1.1V}{1.075V} \times 7.5V}{10\mu A} = 82.6k\Omega \quad (83)$$

此处为 R_{UVT} 选择了 $82.5k\Omega$ 的标准值。

$$R_{UVB} = \frac{V_{UVLO\_FALLING} \times R_{UVT}}{V_{in\_off} - V_{UVLO\_FALLING}} = \frac{1.075V \times 82.5k\Omega}{7.5V - 1.075V} = 13.8k\Omega \quad (84)$$

此处为 R_{UVB} 选择了 $13.8k\Omega$ 的标准值。

这里选择额一个 $100nF$ 的 UVLO 电容器 (C_{UVLO})，以防在启动期间或在低输入电压下发生严重负载瞬态期间， V_{in} 瞬间降至 V_{in_off} 以下。

7.2.3.13 软启动

最大输出电压下的软启动时间最长。要获得 $6ms$ 的软启动时间，软启动电容公式如下，

$$C_{SS} = \frac{I_{SS} \times t_{SS}}{V_{ATRK\_max}} \left(\frac{V_{out\_max}}{V_{out\_max} - V_{in\_typ}} \right) = \frac{50\mu A \times 6ms}{1.5V} \left(\frac{45V}{45V - 14.4V} \right) = 0.29\mu F \quad (85)$$

此处为 C_{SS} 选择了 $0.33\mu F$ 的标准值。

7.2.3.14 输出电容器 C_{out}

输出电容器可以消除输出电压纹波，并在负载瞬态条件下提供电荷源。

必须仔细选择输出电容器的纹波电流额定值。在升压稳压器中，输出由不连续的电流提供，纹波电流要求通常较高。在实际应用中，通过在大容量铝电容器之前靠近电源开关的位置放置高质量陶瓷电容器，可以显著降低纹波电流要求。

输出电压纹波主要受输出电容器的 ESR 的影响。并联输出电容器是一个不错的选择，可以最大限度地降低有效 ESR，并将输出纹波电流分散到电容器中。

单相升压输出 RMS 纹波电流可以表示为：

$$I_{1p\_rms} \cong I_{out} \times \sqrt{\frac{D}{D'}} \quad (86)$$

输出 RMS 电流通过交错技术降低，如图 7-7 所示。双相交错式升压输出 RMS 纹波电流可以表示为：

$$I_{out\_2p\_rms} \cong \begin{cases} \frac{I_{out}}{\sqrt{2}} \times \frac{\sqrt{D \times (1-2D)}}{D'}, & D < 0.5 \\ \frac{I_{out}}{\sqrt{2}} \times \sqrt{\frac{2D-1}{D'}}, & D \geq 0.5 \end{cases} \quad (87)$$




图 7-7. 标准化输出电容器 RMS 纹波电流

去耦电容器对于尽可能降低 MOSFET 的电压尖峰至关重要。这在 EMI 方面也很重要。根据“垂直环路”概念，许多 0603/100nF 陶瓷电容器放置在靠近 MOSFET 的位置。有关更多详细信息，请参阅[通过优化的功率级布局免费提高大电流直流/直流稳压器 EMI 性能应用简报](#)。

另外还需要使用一些 10μF 陶瓷电容器来降低输出电压纹波并分离输出纹波电流。

通常需要使用铝电容器来实现高电容。本例中选择了四个 150μF 铝电容器。

输出瞬态响应与环路增益的带宽和输出电容密切相关。根据[如何通过瞬态响应测量确定带宽](#)技术文章，过冲或下冲 V_p 可以通过下式估算：

$$V_p = \frac{\Delta I_{tran}}{2\pi \times f_c \times C_{out}} \quad (88)$$

其中， ΔI_{tran} 为瞬态负载电流阶跃。

请注意，仅当负载阶跃期间转换器始终以 CCM 或 FPWM 模式运行时，[方程式 88](#) 才有效。如果转换器在轻负载条件下进入 DCM 或脉冲跳跃模式，则过冲会更糟。

由于从输入到输出之间存在固有路径，当输入电压快速上升并对输出电容充电时，可能会产生无限的浪涌电流。输入电压上升的压摆率必须由热插拔或软启动输入电源来控制，以避免浪涌电流损坏电感器、检测电阻器或高侧 FET。

7.2.3.15 输入电容器 C_{in}

始终需要输入电容器来提供稳定的输入电压。输入电容器必须能够处理电感器的纹波电流。

单相升压输入 RMS 纹波电流可表示为：

$$I_{in\_1p\_rms} = \frac{I_{pp}}{\sqrt{12}} \quad (89)$$

输入电容器也是输入滤波器的重要组成部分。较高的电容和 ESR 有助于更好地抑制输入滤波器的振荡。铝电解电容器是具有高电容和 ESR，非常适合用作输入电容器。有关更多详细信息，请参阅 [开关电源的输入滤波器设计应用手册](#)。

7.2.3.16 VCC 电容器 C_{VCC}

VCC 电容器的主要作用是为栅极驱动器提供峰值瞬态电流，并为 VCC 稳压器提供稳定性。为 C_{VCC} 使用高质量、低 ESR 的陶瓷电容器。靠近器件引脚放置 C_{VCC} 。

本设计示例选择了 4.7 μ F 的值。

7.2.3.17 BIAS 电容器

对 C_{BIAS} 使用高质量陶瓷电容器。靠近器件放置 C_{BIAS} 。

本设计示例选择了 1 μ F 的值。

7.2.3.18 VOUT 电容器

对 C_{OUT} 使用高质量陶瓷电容器。靠近器件放置 C_{OUT} 。

本设计示例选择了 0.1 μ F 的值。

7.2.3.19 环路补偿

R_{COMP} 、 C_{COMP} 和 C_{HF} 配置误差放大器增益和相位特征，以产生稳定的电压环路。如需快速入门，请遵循以下四个步骤：

1. 选择交叉频率 f_c 。选择 RHPZ 频率的四分之一或开关频率的十分之一（以较低值为准）处的交叉频率 (f_c)。选择具有最小输入电压和最大输出电压的 RHPZ。

$$\frac{f_{sw}}{10} = 40\text{kHz} \quad (90)$$

$$\frac{f_{RHPZ}}{5} = \frac{R_{out} \times D'^2}{5 \times 2\pi \times L_{m\_eq}} = 1.9\text{kHz} \quad (91)$$

选定的交叉频率 $f_c = 1.9\text{kHz}$ 。

2. 确定所需 R_{COMP}

已知 f_c ， R_{COMP} 计算如下：

$$R_{COMP} = \frac{2\pi \times f_c \times C_{out} \times A_{cs} \times R_{cs\_eq}}{D' \times K_{FB} \times g_m \times G_{ACB}(2\pi \times f_c)} = \frac{2\pi \times 1.9\text{kHz} \times 700\mu\text{F} \times 10 \times 2\text{m}\Omega}{0.2 \times \frac{1}{30} \times 1 \frac{\text{mA}}{\text{V}} \times \frac{1}{2}} = 50.1\text{k}\Omega \quad (92)$$

此处为 R_{COMP} 选择了 50k Ω 的标准值。

3. 确定 C_{COMP}

将 $\omega_{Z_{EA}}$ 设置为负载极点频率 $\omega_{P_{LF}}$ 处以抵消负载极点。已知 R_{COMP} , C_{COMP} 的计算如下：

$$C_{COMP} = \frac{1}{R_{COMP} \times \omega_{P_{LF}}} = \frac{1}{50k\Omega \times \frac{2}{5\Omega 700\mu F}} = 35nF \quad (93)$$

此处为 C_{COMP} 选择 35nF 的标准值。

4. 确定 C_{HF} 。

将 ω_{HF} 置于 ω_{RHPZ} 或 $\omega_{Z_{ESR}}$ 零点 (以较低者为准) 处。已知 R_{COMP} 、RHPZ 和 ESR 零点, C_{HF} 的计算如下：

$$C_{HF} = \frac{1}{R_{COMP} \times \omega_{HF}} = \frac{1}{50k\Omega \times 9.5kHz} = 2nF \quad (94)$$

此处为 C_{HF} 选择了 2.2nF 的标准值。

7.2.4 应用曲线

7.2.4.1 效率




图 7-8. 效率与输出电流间的关系, $V_{in} = 14.4V$, $V_{out} = 24V$




图 7-9. 效率与输出电流间的关系, $V_{in} = 14.4V$, $V_{out} = 45V$

7.2.4.2 稳态波形




图 7-10. $V_{in} = 14.4V$, $V_{out} = 24V$, DEM, $I_{load} = 0.1A$




图 7-11. $V_{in} = 14.4V$, $V_{out} = 24V$, DEM, $I_{load} = 0.5A$




图 7-12. $V_{in} = 14.4V$, $V_{out} = 24V$, DEM, $I_{load} = 10A$

7.2.4.3 阶跃负载响应




图 7-13. 负载瞬态, $V_{in} = 14V$, $V_{out} = 24V$, FPWM, $I_{load} = 0A$ 至 $5A$, $1A/\mu s$




图 7-14. 负载瞬态, $V_{in} = 14V$, $V_{out} = 24V$, DEM, $I_{load} = 0A$ 至 $5A$, $1A/\mu s$

7.2.4.4 热性能




图 7-15. $V_{IN} = 14.4V$, $V_{OUT} = 24V$, $P_{OUT} = 240W$, 自然对流




图 7-16. $V_{IN} = 14.4V$, $V_{OUT} = 45V$, $P_{OUT} = 240W$, 自然对流

7.3 电源相关建议

LMG5126 可以在宽输入电压范围内工作。输入电源的特性必须符合**绝对最大额定值**和**建议运行条件**。此外，输入电源必须能够向满载稳压器提供所需的输入电流。可以使用**方程式 95**来估算平均输入电流。

$$I_I = \frac{P_O}{\eta V_{IN}} \quad (95)$$

其中

- η 表示效率。

获得效率值的一种方法是采用最坏情况运行模式下**节 7.2.4.1**中的效率图数据。对于大多数应用，升压运行区域是具有最高输入电流的区域。

如果该器件通过长导线或具有大阻抗的 PCB 布线连接到输入电源，则需要特别谨慎来实现稳定的性能。输入电缆的寄生电感和电阻可能会对转换器的运行造成不良影响。寄生电感与低 ESR 陶瓷输入电容相结合，构成一个欠阻尼谐振电路。每次进行输入电源的打开和关闭循环时，该电路都会导致 V_I 处出现过压瞬态。寄生电阻会在负载瞬变期间导致输入电压下降。若要解决此类问题，一种做法是缩短输入电源与稳压器之间的距离，并将铝或钽输入电容器与陶瓷电容器并联使用。电解电容器的中等 ESR 有助于抑制输入谐振电路并减少任何电压过冲。转换器功率级之前通常使用一个 EMI 输入滤波器。除非经过精心设计，否则 EMI 输入滤波器可能会导致不稳定以及前面提到的一些影响。

7.4 布局

7.4.1 布局指南

开关转换器的性能在很大程度上取决于 PCB 布局的质量。PCB 设计不佳可能会导致转换器不稳定、负载调节问题、噪声或 EMI 问题等。请勿在 VCC 的电源路径中使用热释放连接，因为热释放连接会显著增加电感。

- 将 VCC 及 BIAS 电容器靠近相应的器件引脚放置。使用短而宽的布线连接电容器，以便在电容器承载峰值电流时更大限度地减小电感。将 VCC 电容器接地连接到电源地 (PGND)，将 BIAS 电容器接地连接到模拟地 (AGND)。
- 将 CSA 和 CSB 滤波电阻器和电容器靠近相应的器件引脚放置，以最大限度地减少滤波器与器件之间的噪声耦合。将布线以差分对方式连接到靠近电感器的检测电阻 R_{CS} ，并且周围环绕接地，以避免噪声耦合。与检测电阻之间采用开尔文连接。
- 将补偿网络 R_{COMP} 和 C_{COMP} 以及频率设置电阻 R_{RT} 靠近相应的器件引脚放置，并使用短迹线连接它们，以避免噪声耦合。将模拟接地引脚 AGND 连接到这些元件。

- 将 ATRK 电阻器 R_{ATRK} (使用时) 靠近 ATRK 引脚放置并将 R_{ATRK} 连接到 AGND。
- 以下元件的布局并不那么关键：
 - 软启动电容器 C_{SS}
 - DLY 电容器 C_{DLY}
 - ILIM/IMON 电阻器和电容器 R_{ILIM} 与 C_{ILIM}
 - CFG1、CFG2 和 SYNCOUT 电阻器
 - UVLO/EN 电阻器
- 将滤波器 V_{OUT} 电容器 (小尺寸陶瓷) 靠近 V_{OUT} 引脚放置。使用短而宽的布线尽量减小功率级环路 C_{OUT} 与 V_{OUT} 的连接, 以避免出现高压尖峰。
- 使用短而宽的布线将 PGND 引脚连接与 V_{OUT} 和 V_{I} 电容器接地进行连接, 以最大限度地减小会引起高压尖峰的电感。
- TI 建议将 AGND 和 PGND 引脚直接连接到外露焊盘 (EP), 从而在器件处形成星形连接。
- 将具有多个过孔的器件外露焊盘 (EP) 连接到接地平面, 以便将热量传导出。
- 分离电源和信号布线, 并使用接地平面来提供噪声屏蔽。

为了散发转换器和电感器产生的热量, 请将电感器放置在远离转换器的位置。但是, 电感器与转换器之间的布线越长, EMI 和噪声的发射就越高。为了实现最高效率, 请用宽而短的布线连接电感器, 以更大限度地减小电阻损耗。

7.4.2 布局示例




图 7-17. 布局示例

8 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

8.1 器件支持

8.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

8.1.2 开发支持

8.1.2.1 使用 WEBENCH® 工具创建定制设计方案

[点击此处](#)，使用 LMG5126 器件并借助 WEBENCH® Power Designer 创建定制设计方案。

1. 首先键入输入电压 (V_{IN})、输出电压 (V_{OUT}) 和输出电流 (I_{OUT}) 要求。
2. 使用优化器表盘，优化该设计的关键参数，如效率、占用空间和成本。
3. 将生成的设计与德州仪器 (TI) 其他可行的解决方案进行比较。

WEBENCH Power Designer 提供了定制原理图并罗列了实时价格和组件供货情况的物料清单。

在多数情况下，可执行以下操作：

- 运行电气仿真，观察重要波形以及电路性能
- 运行热性能仿真，了解电路板热性能
- 将定制原理图和布局方案以常用 CAD 格式导出
- 打印 PDF 格式的设计报告并与同事共享

有关 WEBENCH 工具的更多信息，请访问 www.ti.com/WEBENCH。

8.2 文档支持

8.2.1 相关文档

- 德州仪器 (TI)，[通过优化的功率级布局免费提升高电流直流/直流稳压器 EMI 性能应用简报](#)
- 德州仪器 (TI)，[开关电源的输入滤波器设计应用手册](#)

8.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.4 支持资源

TI E2E™ [中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

8.5 商标

TI E2E™ is a trademark of Texas Instruments.

WEBENCH® is a registered trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.7 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision A (December 2025) to Revision B (May 2026)	Page
• 更新了 引脚配置和功能 中的裸露芯片 SW 和 PGND 连接.....	3
• 删除了绝对最大额定值表中的行：SW，VOUT 电流（脉冲，300μs），TJ = 25°C.....	5
• 将 ESD 等级表从汽车级更改为商用级。.....	5
• 更新了 图 6-1 ，以使外部电阻分压器的命名与公式中的命名保持一致.....	20
• 添加了 图 6-7	21
• 添加了文本：对于多器件操作，主器件设置操作模式，辅助器件按照 <i>操作模式 (BYPASS、DEM、FPWM)</i> 中的 表 6-4 设置进行跟随.....	24
• 更新了 图 6-26 以反映正确的器件行为.....	35

Changes from Revision * (December 2024) to Revision A (December 2025)	Page
• 将数据表状态从“预告信息”更改为“量产数据”	1

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
LMG5126VBTR	Active	Production	VQFN-FCRLF (VBT) 22	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	LG5126

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

GENERIC PACKAGE VIEW


VBT 22

VQFN-FCRLF - 0.85 mm max height

4.5 x 6, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4231389/A



VQFN-FCRLF - 0.85 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.


VBT0022A

VQFN-FCRLF - 0.85 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE: 15X



SOLDER MASK DETAILS

4230498/B 10/2024


NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slue271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

VB T0022A

VQFN-FCRLF - 0.85 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 15X

SOLDER COVERAGE BY AREA UNDER PACKAGE
PAD 8: 78%
PAD 22: 79%

4230498/B 10/2024

NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

VBT0022C

PACKAGE OUTLINE

VQFN-FCRLF - 0.85 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4233227/A 06/2026


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.


VB T0022C

VQFN-FCRLF - 0.85 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE: 15X



SOLDER MASK DETAILS

4233227/A 06/2026


NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

VB T0022C

VQFN-FCRLF - 0.85 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 15X

SOLDER COVERAGE BY AREA UNDER PACKAGE
PAD 8: 78%
PAD 22: 79%

4233227/A 06/2026


NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



VQFN-FCRLF - 0.85 mm max height


PLASTIC QUAD FLATPACK - NO LEAD




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE: 15X



SOLDER MASK DETAILS

4230498/B 10/2024


NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

VB T0022A

VQFN-FCRLF - 0.85 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 15X

SOLDER COVERAGE BY AREA UNDER PACKAGE
PAD 8: 78%
PAD 22: 79%

4230498/B 10/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月