

TCAN844-Q1 具有待机模式和故障保护功能的汽车级 CAN FD 收发器

1 特性

- 符合面向汽车应用的 AEC-Q100 标准
 - 人体放电模型 (HBM) ESD 保护：根据 AEC Q100-002，CANH 和 CANL 引脚具有 $\pm 12\text{KV}$ 的电压
 - 充电器件模型 (CDM) ESD 保护：根据 AEC Q100-011，电压为 $\pm 500\text{V}$
 - IEC 61000-4-2 接触放电： $\pm 8\text{KV}$ (未供电)
- 符合 ISO 11898-2:2024 物理层标准
- 功能安全型
 - 可提供用于功能安全系统设计的文档
- 支持传统 CAN 和经优化的 CAN FD 性能 (数据速率为 2Mbps 和 5Mbps)
 - 具有较短的对称传播延迟时间，可增加时序裕量
- TCAN844V-Q1 I/O 电压范围支持 2.9V 至 5.25V
- 支持 12V 电池应用
- 接收器共模输入电压： $\pm 12\text{V}$
- 保护特性：
 - 总线故障保护： $\pm 40\text{V}$
 - 欠压保护
 - TXD 显性超时 (DTO)
 - 热关断保护 (TSD)
- 工作模式：
 - 正常模式
 - 支持远程唤醒请求功能的低功耗待机模式
- 优化了未上电时的性能
 - 总线和逻辑引脚为高阻抗 (运行总线或应用上无负载)
 - 支持热插拔：在总线和 RXD 输出上可实现上电/断电无干扰运行
- 小型 8 引脚 SOIC SOT-23 和无引线 VSON-8 封装，提高了自动光学检测 (AOI) 能力

2 应用

- 汽车和运输
 - 车身控制模块
 - 汽车网关
 - 高级驾驶辅助系统 (ADAS)
 - 信息娱乐系统

3 说明

TCAN844-Q1 是一款高速控制器局域网 (CAN) 收发器，符合 ISO 11898-2:2024 高速 CAN 规范的物理层要求。

该器件包括通过 V_{IO} 引脚实现的内部逻辑电平转换功能，允许将收发器 I/O 直接连接到 3.3V 或 5V 逻辑电平。该收发器支持低功耗待机模式，并且可通过符合 ISO 11898-2:2024 所定义唤醒模式 (WUP) 要求的 CAN 来唤醒。

此外，该收发器还包含热关断 (TSD)、TXD 显性超时 (DTO)、电源欠压检测和 $\pm 40\text{V}$ 的总线故障保护功能。这些器件定义了电源欠压或浮动引脚情况下的失效防护行为。这些收发器不仅采用业界通用 SOIC-8 和 VSON-8 封装，而且还提供节省空间的小尺寸 SOT-23 封装选项。

封装信息


器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TCAN844-Q1	SOIC (D)	4.9mm × 6mm
	VSON (DRB)	3mm × 3mm
	SOT-23 (DDF)	2.9mm × 2.8mm

(1) 有关更多信息，请参阅节 11。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。

器件比较表

器件型号	引脚 5 上支持低电压 I/O 逻辑	引脚 8 模式选择
TCAN844-Q1	否	具有远程唤醒功能的低功耗待机模式
TCAN844V-Q1	是	



简化版原理图



内容

1 特性	1	7.2 功能方框图.....	14
2 应用	1	7.3 特性说明.....	14
3 说明	1	7.4 器件功能模式.....	18
4 引脚配置和功能	3	8 应用信息免责声明	21
5 规格	4	8.1 应用信息.....	21
5.1 绝对最大额定值.....	4	8.2 典型应用.....	21
5.2 ESD 等级.....	4	8.3 系统示例.....	23
5.3 ESD 等级 (IEC 规格).....	4	8.4 电源相关建议.....	24
5.4 建议运行条件.....	4	8.5 布局.....	24
5.5 热特性.....	4	9 器件和文档支持	26
5.6 电源特性.....	5	9.1 接收文档更新通知.....	26
5.7 功耗额定值.....	5	9.2 支持资源.....	26
5.8 电气特性.....	5	9.3 商标.....	26
5.9 开关特性.....	7	9.4 静电放电警告.....	26
5.10 典型特性.....	9	9.5 术语表.....	26
6 参数测量信息	10	10 修订历史记录	26
7 详细说明	13	11 机械、封装和可订购信息	27
7.1 概述.....	13		

4 引脚配置和功能




图 4-1. DDF 封装、8 引脚 SOT
(顶视图)




图 4-2. D 封装，8 引脚 SOIC
(顶视图)




图 4-3. DRB 封装，8 引脚 VSON
(顶视图)

表 4-1. 引脚功能

引脚		类型	说明
名称	编号		
TXD	1	数字输入	CAN 发送数据输入，集成上拉电阻
GND	2	GND	地
V _{CC}	3	电源	5V 电源电压
RXD	4	数字输出	CAN 接收数据输出，器件断电时三态
NC	5	—	未内部连接；无 V _{IO} 的器件
V _{IO}		电源	后缀为 'V' 的器件的 I/O 电源电压
CANL	6	总线 IO	低电平 CAN 总线输入/输出线路
CANH	7	总线 IO	高电平 CAN 总线输入/输出线路
STB	8	数字输入	用于模式控制的待机输入；集成上拉电阻
散热焊盘 (仅限 VSON)		—	使用多个过孔将散热焊盘连接到任何内部 PCB 接地平面，以提高热性能。

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) (1) (2)

		最小值	最大值	单位
V _{CC}	电源电压	-0.3	6	V
V _{IO}	电源电压 I/O 电平转换器	-0.3	6	V
V _{BUS}	CAN 总线 I/O 电压 (CANH、CANL)	-40	40	V
V _{DIFF}	CANH 和 CANL 之间的最大差分电压范围	-40	40	V
V _{Logic_Input}	逻辑输入端子电压	-0.3	6	V
V _{RXD}	RXD 输出端子电压范围	-0.3	6	V
I _{O(RXD)}	RXD 输出电流	-8	8	mA
T _J	工作等效结温范围	-40	165	°C
T _{STG}	贮存温度	-65	150	°C

- (1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 除差分 I/O 总线电压外的所有电压值都是相对于接地引脚的值。

5.2 ESD 等级

			值	单位
V _{ESD}	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 标准 ⁽¹⁾	±4000	V
		所有引脚的 HBM 分类等级为 3A		
		全局引脚 CANH 和 CANL 的 HBM 分类等级为 3B	±12000	V
		充电器件模型 (CDM), 符合 AEC Q100-011 分类等级 C4B		
		转角引脚	±750	V
		所有其他引脚	±500	V

- (1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

5.3 ESD 等级 (IEC 规格)

			值	单位
V _{ESD}	系统级静电放电 (ESD)	CAN 总线引脚 (CANH、CANL) 到 GND	IEC 61000-4-2 : 供电接触放电	±8000 V

5.4 建议运行条件

		最小值	标称值	最大值	单位
V _{CC}	电源电压	4.75	5	5.25	V
V _{IO}	I/O 电平转换器的电源电压	2.9		5.25	V
I _{OH(RXD)}	RXD 引脚高电平输出电流	-2			mA
I _{OL(RXD)}	RXD 引脚低电平输出电流			2	mA
T _J	在自然通风环境下的工作温度范围 (请参阅热特性表)	-40		150	°C

5.5 热特性

热指标		TCAN844(V)-Q1			单位
		D (SOIC)	DRB (VSON)	DDF (SOT23)	
R _{θJA}	结至环境热阻	130.1	67.7	180.5	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	72.3	77.2	94.4	°C/W

5.5 热特性 (续)

热指标		TCAN844(V)-Q1			单位
		D (SOIC)	DRB (VSON)	DDF (SOT23)	
$R_{\theta JB}$	结至电路板热阻	79.5	40.3	93.3	°C/W
Ψ_{JT}	结至顶部特征参数	21.1	6.8	8.7	°C/W
Ψ_{JB}	结至电路板特征参数	78.5	40.1	93.0	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	-	23.7	-	°C/W

5.6 电源特性

在建议工作条件下, $T_J = -40^{\circ}\text{C}$ 至 150°C (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
I_{CC}	电源电流, 正常模式	显性	TXD = 0V, $R_L = 60\Omega$, $C_L =$ 开路		44	70	mA
	电源电流, 正常模式	显性	TXD = 0V, $R_L = 50\Omega$, $C_L =$ 开路		48	80	mA
	电源电流, 正常模式	显性, 存在总线故障	TXD = 0V, CANH = CANL = $\pm 25\text{V}$, $R_L =$ 开路, $C_L =$ 开路			130	mA
	电源电流, 正常模式	隐性	TXD = V_{CC} , $R_L = 50\Omega$, $C_L =$ 开路, $R_{CM} =$ 开路		5.6	10	mA
	电源电流 (待机模式)	TCAN844V	TXD = V_{IO} , $R_L = 50\Omega$, $C_L =$ 开路			5	μA
	电源电流 (待机模式)	TCAN844	TXD = V_{CC} , $R_L = 50\Omega$, $C_L =$ 开路			30	μA
I_{IO}	I/O 电源电流, 正常模式	显性	RXD 悬空, TXD = 0V		135	400	μA
	I/O 电源电流 (正常模式)	隐性	RXD 悬空, TXD = V_{IO}		28	150	μA
	I/O 电源电流, 待机模式		RXD 悬空, TXD = V_{IO}		20	28	μA
UV_{VCC}	V_{CC} 的上升欠压检测 (受保护模式)				4.2	4.6	V
UV_{VCC}	V_{CC} 的下降欠压检测 (受保护模式)			3.5	4	4.5	V
UV_{VIO}	V_{IO} 的上升欠压检测				2.5	2.9	V
UV_{VIO}	V_{IO} 的下降欠压检测			2.1	2.4		V
T_{SDR}	热关断升温			160		190	°C
T_{SDF}	热关断降温 (释放)			150		180	°C
$T_{SD(HYS)}$	热关断迟滞				10		°C

5.7 功耗额定值

参数		测试条件		最小值	典型值	最大值	单位
P_D	平均功耗, 正常模式	$V_{CC} = 5\text{V}$, $V_{IO} = 3.3\text{V}$, $T_J = 27^{\circ}\text{C}$, $R_L = 60\Omega$, $C_{L_RXD} = 15\text{pF}$ TXD 输入 = 250kHz 50% 占空比方波			90		mW
		$V_{CC} = 5.25\text{V}$, $V_{IO} = 3.3\text{V}$, $T_J = 150^{\circ}\text{C}$, $R_L = 60\Omega$, $C_{L_RXD} = 15\text{pF}$ TXD 输入 = 2.5MHz 50% 占空比方波			110		mW

5.8 电气特性

在建议工作条件下, $T_J = -40^{\circ}\text{C}$ 至 150°C (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
驱动器电气特性							
$V_{CANH(D)}$	总线输出电压 (显性) CANH	$V_{TXD} = 0\text{V}$, $R_L = 50\Omega$ 至 65Ω , $C_L =$ 开路, $R_{CM} =$ 开路		2.75		4.5	V

5.8 电气特性 (续)

在建议工作条件下, $T_J = -40^{\circ}\text{C}$ 至 150°C (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
$V_{\text{CANL(D)}}$	总线输出电压 (显性) CANL	$V_{\text{TXD}} = 0\text{V}$, $R_L = 50\ \Omega$ 至 $65\ \Omega$, $C_L = \text{开路}$, $R_{\text{CM}} = \text{开路}$	0.5		2.25	V
$V_{\text{CANH(R)}}$ $V_{\text{CANL(R)}}$	总线输出电压 (隐性)	$V_{\text{TXD}} = V_{\text{CC}}$, $R_L = \text{开路}$ (无负载), $R_{\text{CM}} = \text{开路}$	2		3	V
V_{SYM}	驱动器对称性 ($V_{\text{O(CANH)}} + V_{\text{O(CANL)}}$)/ V_{CC}	$\text{STB} = 0\text{V}$, $R_L = 60\ \Omega$, $C_{\text{SPLIT}} = 4.7\text{nF}$, $C_L = \text{开路}$, $R_{\text{CM}} = \text{开路}$, $\text{TXD} = 250\text{kHz}$ 、 1MHz 、 2.5MHz	0.9		1.1	V/V
$V_{\text{SYM_DC}}$	直流输出对称性 ($V_{\text{CC}} - V_{\text{O(CANH)}} - V_{\text{O(CANL)}}$)	$R_L = 60\ \Omega$, $C_L = \text{open}$	-400		400	mV
$V_{\text{DIFF(D)}}$	差分输出电压, 正常模式 显性	$\text{TXD} = 0\text{V}$, $50\ \Omega \leq R_L \leq 65\ \Omega$, $C_L = \text{开路}$	1.5		3	V
		$\text{TXD} = 0\text{V}$, $45\ \Omega \leq R_L \leq 70\ \Omega$, $C_L = \text{开路}$	1.4		3.3	V
		$\text{TXD} = 0\text{V}$, $R_L = 2240\ \Omega$, $C_L = \text{开路}$	1.5		5	V
$V_{\text{DIFF(R)}}$	差分输出电压, 正常模式 隐性	$\text{TXD} = V_{\text{CC}}$ 或 V_{IO} , $R_L = 60\ \Omega$, $C_L = \text{开路}$	-120		12	mV
		正常模式, $\text{TXD} = V_{\text{CC}}$ 或 V_{IO} , $R_L = \text{开路}$, $C_L = \text{开路}$	-50		50	mV
$V_{\text{CANH(INACT)}}$	总线偏置未激活时 CANH 上的 总线输出电压	$V_{\text{TXD}} = V_{\text{CC}}$ 或 V_{IO} , $R_L = \text{开路}$, $C_L = \text{开路}$, $R_{\text{CM}} = \text{开路}$	-0.1		0.1	V
$V_{\text{CANL(INACT)}}$	总线偏置未激活时 CANL 上的 总线输出电压	$V_{\text{TXD}} = V_{\text{CC}}$ 或 V_{IO} , $R_L = \text{开路}$, $C_L = \text{开路}$, $R_{\text{CM}} = \text{开路}$	-0.1		0.1	V
$V_{\text{DIFF(INACT)}}$	总线偏置未激活时 CANH - CANL (隐性) 上的总线输出 电压	$V_{\text{TXD}} = V_{\text{CC}}$ 或 V_{IO} , $R_L = \text{开路}$, $C_L = \text{开路}$, $R_{\text{CM}} = \text{开路}$	-0.2		0.2	V
$I_{\text{CANH(OS)}}$	短路稳态输出电流, 显性	$-3.0\text{V} \leq V_{\text{CANH}} \leq +18.0\text{V}$, CANL = 开路, $V_{\text{TXD}} = 0\text{V}$	-115			mA
$I_{\text{CANL(OS)}}$		$-3.0\text{V} \leq V_{\text{CANL}} \leq +18.0\text{V}$, CANH = 开路, $V_{\text{TXD}} = 0\text{V}$			115	mA
$I_{\text{OS_REC}}$	短路稳态输出电流; 隐性	$-40\text{V} \leq V_{\text{BUS}} \leq +40\text{V}$, $V_{\text{BUS}} = \text{CANH} = \text{CANL}$	-5		5	mA
接收器电气特性						
$V_{\text{DIFF_RX(D)}}$	接收器显性状态差分输入电压 范围, 总线偏置激活	$-12\text{V} \leq V_{\text{CANL}} \leq +12\text{V}$ $-12\text{V} \leq V_{\text{CANH}} \leq +12\text{V}$	0.9		8	V
$V_{\text{DIFF_RX(R)}}$	接收器隐性状态差分输入电压 范围, 总线偏置激活	$-12\text{V} \leq V_{\text{CANL}} \leq +12\text{V}$ $-12\text{V} \leq V_{\text{CANH}} \leq +12\text{V}$	-3		0.5	V
V_{HYS}	输入阈值迟滞电压, 正常模式	$-12\text{V} \leq V_{\text{CM}} \leq +12\text{V}$		80		mV
$V_{\text{DIFF_RX(D_INACT)}}$ $V_{\text{DIFF_RX(D_INACT)}}$	接收器显性状态差分输入电压 范围, 总线偏置未激活	$-12\text{V} \leq V_{\text{CANL}} \leq +12\text{V}$ $-12\text{V} \leq V_{\text{CANH}} \leq +12\text{V}$	1.15		8	V
$V_{\text{DIFF_RX(R_INACT)}}$ $V_{\text{DIFF_RX(R_INACT)}}$	接收器隐性状态差分输入电压 范围, 总线偏置未激活	$-12\text{V} \leq V_{\text{CANL}} \leq +12\text{V}$ $-12\text{V} \leq V_{\text{CANH}} \leq +12\text{V}$	-3		0.4	V
V_{CM}	共模范围:		-12		12	V
$I_{\text{LKG(IOFF)}}$	断电 (未供电) 时的总线输入 漏电流	CANH = CANL = 5V, $V_{\text{CC}} = V_{\text{IO}} = \text{GND}$			5	μA
C_{I} 供电正常	对地输入电容 (CANH 或 CANL)	$\text{TXD} = V_{\text{CC}}$, $V_{\text{IO}} = V_{\text{CC}}$			20	pF
C_{ID} 供电正常	差分输入电容	$\text{TXD} = V_{\text{CC}}$, $V_{\text{IO}} = V_{\text{CC}}$			10	pF
R_{DIFF}	处于隐性状态期间的差分输入 电阻	$V_{\text{TXD}} = V_{\text{CC}}$ 或 V_{IO} , 正常模式: $-2.0\text{V} \leq V_{\text{CANH}} \leq +7.0\text{V}$; $-2.0\text{V} \leq V_{\text{CANL}} \leq +7.0\text{V}$	18		90	$\text{k}\ \Omega$
$R_{\text{SE_CANH}}$ $R_{\text{SE_CANL}}$	隐性状态期间的单端输入电阻	$-2\text{V} \leq V_{\text{CANH}} \leq +7\text{V}$ $-2\text{V} \leq V_{\text{CANL}} \leq +7\text{V}$	9		45	$\text{k}\ \Omega$
m_{R}	输入电阻匹配: $[1 - (R_{\text{IN(CANH)}} / R_{\text{IN(CANL)}})] \times 100\%$	$V_{\text{CANH}} = V_{\text{CANL}} = 5\text{V}$	-2%		2%	
TXD 端子 (CAN 发送数据输入)						

5.8 电气特性 (续)

在建议工作条件下, $T_J = -40^{\circ}\text{C}$ 至 150°C (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
V_{IH}	高电平输入电压	TCAN844-Q1	$0.7 \times V_{CC}$			V
V_{IH}	高电平输入电压	TCAN844V-Q1	$0.7 \times V_{IO}$			V
V_{IL}	低电平输入电压	TCAN844-Q1			$0.3 \times V_{CC}$	V
V_{IL}	低电平输入电压	TCAN844V-Q1			$0.3 \times V_{IO}$	V
I_{IH}	高电平输入漏电流	TXD = $V_{CC} = V_{IO} = 5.25\text{V}$	-2.5	0	1	μA
I_{IL}	低电平输入漏电流	TXD = 0V, $V_{CC} = V_{IO} = 5.25\text{V}$	-200		-20	μA
$I_{LKG(OFF)}$	未供电时的漏电流	TXD = 5.25V, $V_{CC} = V_{IO} = 0\text{V}$	-1	0	1	μA
C_I	输入电容	$V_{IN} = 0.4 \times \sin(2 \times \pi \times 2 \times 10^6 \times t) + 2.5\text{V}$	2			pF
RXD 端子 (CAN 接收数据输出)						
V_{OH}	高电平输入电压	$I_O = -2\text{mA}$, TCAN844-Q1	$0.8 \times V_{CC}$			V
V_{OH}	高电平输入电压	$I_O = -2\text{mA}$, TCAN844V-Q1	$0.8 \times V_{IO}$			V
V_{OL}	低电平输入电压	$I_O = 2\text{mA}$, TCAN844-Q1			$0.2 \times V_{CC}$	V
V_{OL}	低电平输入电压	$I_O = 2\text{mA}$, TCAN844V-Q1			$0.2 \times V_{IO}$	V
$I_{LKG(OFF)}$	未供电时的漏电流	RXD = 5.25V, $V_{CC} = V_{IO} = 0\text{V}$	-1	0	1	μA
STB 端子						
V_{IH}	高电平输入电压	TCAN844-Q1	$0.7 \times V_{CC}$			V
V_{IH}	高电平输入电压	TCAN844V-Q1	$0.7 \times V_{IO}$			V
V_{IL}	低电平输入电压	TCAN844-Q1			$0.3 \times V_{CC}$	V
V_{IL}	低电平输入电压	TCAN844V-Q1			$0.3 \times V_{IO}$	V
I_{IH}	高电平输入漏电流 STB	$V_{CC} = V_{IO} = \text{STB} = 5.25\text{V}$	-2		2	μA
I_{IL}	低电平输入漏电流 STB	$V_{CC} = V_{IO} = 5.25\text{V}$, STB = 0V	-20		-2	μA
$I_{LKG(OFF)}$	未供电时的漏电流	STB = 5.25V, $V_{CC} = V_{IO} = 0\text{V}$	-1	0	1	μA

5.9 开关特性

在建议工作条件下, $T_J = -40^{\circ}\text{C}$ 至 150°C (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
器件开关特性						
$t_{PROP(LOOP1)}$	总循环延迟、驱动器输入 (TXD) 至接收器输出 (RXD)、隐性状态至显性状态	正常模式, $V_{IO} = 3\text{V}$ 至 5V , $R_L = 60\ \Omega$, $C_L = 100\text{pF}$, $C_{L_RXD} = 15\text{pF}$		100	220	ns
$t_{PROP(LOOP2)}$	总环路延迟, 驱动器输入 (TXD) 到接收器输出 (RXD), 显性状态到隐性状态	正常模式, $V_{IO} = 3\text{V}$ 至 5V , $R_L = 60\ \Omega$, $C_L = 100\text{pF}$, $C_{L_RXD} = 15\text{pF}$		110	220	ns
t_{MODE}	模式更改时间, 从正常到待机或从待机到正常				45	μs
t_{WK_FILTER}	有效唤醒模式的滤波时间		0.5		1.8	μs
$t_{WK_TIMEOUT}$	总线唤醒超时值		0.8		6	ms
驱动器开关特性						
t_{pHR}	传播延迟时间, TXD 高电平到驱动器隐性状态 (显性状态到隐性状态)	$R_L = 60\ \Omega$, $C_L = 100\text{pF}$, $R_{CM} = \text{开路}$		50		ns
t_{pLD}	传播延迟时间, TXD 低电平到驱动器显性状态 (隐性状态到显性状态)			45		ns
$t_{sk(p)}$	脉冲偏斜 ($ t_{pHR} - t_{pLD} $)			4		ns
t_R	差分输出信号上升时间			32		ns
t_F	差分输出信号下降时间			27		ns
t_{TXD_DTO}	显性超时	$R_L = 60\ \Omega$, $C_L = 100\text{pF}$	0.8		6.5	ms
接收器开关特性						

5.9 开关特性 (续)

在建议工作条件下, $T_J = -40^{\circ}\text{C}$ 至 150°C (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
t_{pRH}	传播延迟时间, 总线隐性输入到输出高电平 (显性状态到隐性状态)	$C_{L_RXD} = 15\text{pF}$		75		ns
t_{pDL}	传播延迟时间, 总线显性输入到输出低电平 (隐性状态到显性状态)			70		ns
t_R	RXD 输出信号上升时间			10		ns
t_F	RXD 输出信号下降时间			10		ns
FD 时序特性						
$t_{\Delta \text{Bit(Bus)}}$	发送的隐性位宽时间差: $t_{\text{BIT(TXD)}} = 500\text{ns}$	$R_L = 60\Omega$, $C_L = 100\text{pF}$, $C_{L_RXD} = 15\text{pF}$ $t_{\Delta \text{Bit(Bus)}} = t_{\text{BIT(Bus)}} - t_{\text{BIT(TXD)}}$	-65		30	ns
$t_{\Delta \text{Bit(Bus)}}$	发送的隐性位宽时间差: $t_{\text{BIT(TXD)}} = 200\text{ns}$	$R_L = 60\Omega$, $C_L = 100\text{pF}$, $C_{L_RXD} = 15\text{pF}$ $t_{\Delta \text{Bit(Bus)}} = t_{\text{BIT(Bus)}} - t_{\text{BIT(TXD)}}$	-45		10	ns
$t_{\Delta \text{Bit(RXD)}}$	接收到隐性位宽度变化: $t_{\text{BIT(TXD)}} = 500\text{ns}$	$R_L = 60\Omega$, $C_L = 100\text{pF}$, $C_{L_RXD} = 15\text{pF}$ $t_{\Delta \text{Bit(RXD)}} = t_{\text{BIT(RXD)}} - t_{\text{BIT(TXD)}}$	-100		50	ns
$t_{\Delta \text{Bit(RXD)}}$	接收到隐性位宽度变化: $t_{\text{BIT(TXD)}} = 200\text{ns}$	$R_L = 60\Omega$, $C_L = 100\text{pF}$, $C_{L_RXD} = 15\text{pF}$ $t_{\Delta \text{Bit(RXD)}} = t_{\text{BIT(RXD)}} - t_{\text{BIT(TXD)}}$	-80		20	ns
$t_{\Delta \text{REC}}$	$t_{\text{BIT(TXD)}} = 500\text{ns}$ 时的接收器时序对称性	$R_L = 60\Omega$, $C_L = 100\text{pF}$, $C_{L_RXD} = 15\text{pF}$ $\Delta t_{\text{REC}} = t_{\text{BIT(RXD)}} - t_{\text{BIT(BUS)}}$	-65		40	ns
$t_{\Delta \text{REC}}$	$t_{\text{BIT(TXD)}} = 200\text{ns}$ 时的接收器时序对称性		-45		15	ns

5.10 典型特性




图 5-1. $V_{OD(DOM)}$ 与温度间的关系




图 5-2. I_{CC} 待机电流与温度间的关系




图 5-3. I_{IO} 待机电流与温度间的关系

6 参数测量信息




图 6-1. I_{CC} 测试电路




图 6-2. 驱动器测试电路与测量




图 6-3. 接收器测试电路与测量




图 6-4. 发送器和接收器时序测试电路和测量




图 6-5. t_{MODE} 测试电路与测量





图 6-6. TXD 显性超时测试电路与测量





图 6-7. 驱动器短路电流测试与测量

7 详细说明

7.1 概述

该器件符合 ISO 11898-2:2024 高速 CAN (控制器局域网) 规范物理层标准。这些收发器提供多种不同的保护功能以满足严格的汽车系统要求，同时还支持高达 5Mbps 的 CAN FD 数据速率。

该器件支持以下 CAN 和 CAN FD 标准：

- 物理层兼容性：
 - ISO 11898-2:2024 高速媒介访问单元
 - SAE J2284-1：适用于 125kbps 汽车应用的高速 CAN (HSC)
 - SAE J2284-2：适用于 250kbps 汽车应用的高速 CAN (HSC)
 - SAE J2284-3：适用于 500kbps 汽车应用的高速 CAN (HSC)
 - SAE J2284-4：适用于 500kbps 汽车应用的高速 CAN (HSC)，CAN FD 数据速率为 2Mbps
 - SAE J2284-5：适用于 500kbps 汽车应用的高速 CAN (HSC)，CAN FD 数据速率为 5Mbps

7.2 功能方框图




图 7-1. 方框图

7.3 特性说明

7.3.1 引脚说明

7.3.1.1 TXD

TXD 是从 CAN 控制器到收发器的逻辑电平信号输出，以 V_{CC} 或 V_{IO} 为基准。

7.3.1.2 GND

GND 是收发器的接地引脚。该引脚必须连接至 PCB 接地端。

7.3.1.3 V_{CC}

V_{CC} 为 CAN 收发器提供 5V 电源。

7.3.1.4 RXD

RXD 是从 TCAN844-Q1 到 CAN 控制器的逻辑电平信号输出，以 V_{CC} 或 V_{IO} 为基准。如果存在 V_{IO}，则仅驱动一次此引脚。

7.3.1.5 V_{IO}

V_{IO} 引脚提供数字 I/O 电压以匹配 CAN 控制器电压，从而无需电平转换器。V_{IO} 支持从 2.9V 至 5.25V 的电压，提供了超宽范围的控制支持。

7.3.1.6 CANH 和 CANL

CANH 和 CANL 引脚是 CAN 高电平和 CAN 低电平差分总线引脚。这些引脚在内部连接到 CAN 发射器、接收器和低电压唤醒接收器。

7.3.1.7 STB (待机)

STB 引脚是用于控制收发器模式的输入引脚。STB 引脚可由系统处理器或静态系统电压源供电。如果只需要正常工作模式，则可直接将 STB 引脚接地。

7.3.2 CAN 总线状态

CAN 总线在运行期间有两种逻辑状态：隐性和显性。请参阅图 7-2 和图 7-3。

以差分方式驱动总线时，总线为显性状态，对应于 TXD 和 RXD 引脚上的逻辑低电平。当总线通过接收器内部的高阻值输入电阻器 R_{IN} 偏置到 V_{CC}/2 时，总线为隐性状态，对应于 TXD 和 RXD 引脚上的逻辑高电平。

在仲裁期间，显性状态会覆盖隐性状态。在仲裁期间，多个 CAN 节点可能同时发送一个显性位，在这种情况下，总线的差分电压大于单个驱动器的差分电压。

TCAN844(V)-Q1 收发器采用低功耗待机 (STB) 模式；这种模式支持第三种总线状态，在这种状态下，总线引脚通过接收器内部的高阻值电阻器弱偏置到地。请参阅图 7-2 和图 7-3。





图 7-2. 总线状态



A - 正常模式 B - 待机模式

图 7-3. 简化的隐性共模偏置单元和接收器

7.3.3 TXD 显性超时 (DTO)

在正常模式 (CAN 驱动器处于运行状态的唯一模式) 期间, TXD DTO 电路可防止本地节点在硬件或软件失效时妨碍网络通信 (失效期间, TXD 保持显性状态的时间超过了超时时间 t_{TXD_DTO})。TXD DTO 电路由 TXD 上的下降沿触发。如果在此电路的超时周期 t_{TXD_DTO} 前没有发现上升沿, CAN 驱动器将被禁用。这样可释放总线, 供网络上的其他节点进行通信。CAN 驱动器在 TXD 引脚上出现隐性信号时重新激活, 从而清除显性超时。接收器保持运行状态并偏置到 $V_{CC}/2$, RXD 输出将反映 TXD DTO 故障期间 CAN 总线上的活动。

TXD DTO 电路所允许的最短显性 TXD 时间限制了器件的最低数据发送速率。CAN 协议允许 (TXD 上) 在最差情况下最多可有 11 个连续显性位, 其中 5 个连续显性位后面紧接一个错误帧。最小传输数据速率可使用 [方程式 1](#) 计算得出。

$$\text{Minimum Data Rate} = 11\text{bits} / t_{TXD_DTO} = 11\text{bits} / 0.8\text{ms} = 13.75\text{kbps} \quad (1)$$




图 7-4. TXD 显性超时的时序图示例

7.3.4 CAN 总线短路电流限制

TCAN844(V)-Q1 提供可在 CAN 总线短路时限制短路电流的多种保护特性, 包括显性和隐性状态下的 CAN 驱动器电流限制以及 TXD 显性状态超时。状态超时可防止在系统故障时永久具有显性状态的较高短路电流。在 CAN 通信期间, 总线在显性状态和隐性状态之间切换。可以将短路电流视为每种总线状态期间的电流或视为直流平均

电流。在为 CAN 设计方案选择终端电阻器或共模扼流圈时，会使用平均额定功率 $I_{OS(AVG)}$ 。显性百分比受 TXD DTO 和 CAN 协议限制。该协议具有强制状态切换功能和由于位填充、控制字段和帧间间隔而产生的隐性位。这使得总线上具有最短的隐性状态持续时间，即使数据字段包含很高的显性位百分比也如此。

总线的平均短路电流取决于隐性位与显性位的比率以及它们对应的短路电流。平均短路电流可使用 [方程式 2](#) 来计算。

$$I_{OS(AVG)} = \% \text{ Transmit} \times [(\% \text{ REC_Bits} \times I_{OS(SS)_REC}) + (\% \text{ DOM_Bits} \times I_{OS(SS)_DOM})] + [\% \text{ Receive} \times I_{OS(SS)_REC}] \quad (2)$$

其中：

- $I_{OS(AVG)}$ 为平均短路电流
- % Transmit 为节点发送 CAN 报文所占的百分比
- % Receive 为节点接收 CAN 报文所占的百分比
- % REC_Bits 为所发送 CAN 报文中的隐性位所占百分比
- % DOM_Bits 为所发送 CAN 报文中的显性位所占百分比
- $I_{OS(SS)_REC}$ 为隐性稳态短路电流
- $I_{OS(SS)_DOM}$ 为显性稳态短路电流

在确定用于生成收发器 V_{CC} 的电源的额定功率时，请考虑此短路电流和可能的网络故障情况。

7.3.5 热关断 (TSD)

如果 TCAN844(V)-Q1 的结温超出热关断阈值 T_{TSD} ，该器件将关断 CAN 驱动器电路，并阻断 TXD 到总线的传输路径。当器件的结温降至 T_{TSD} 以下时，关断条件会被清除。CAN 总线引脚在 TSD 故障期间偏置到 $V_{CC}/2$ ，且接收器到 RXD 的路径保持畅通。TCAN844(V)-Q1 TSD 电路包括迟滞，可防止 CAN 驱动器输出在 TSD 故障期间振荡。

7.3.6 欠压锁定

电源引脚 V_{CC} 和 V_{IO} 具有欠压检测功能，可将器件置于受保护状态。此功能可在任一电源引脚上发生欠压事件时保护总线。

表 7-1. 欠压锁定 - TCAN844-Q1

V_{CC}	器件状态	总线	RXD 引脚
$> UV_{VCC}$	正常	按照 TXD	镜像总线
$< UV_{VCC}$	受保护	高阻抗	高阻抗

表 7-2. 欠压锁定 - TCAN844V-Q1

V_{CC}	V_{IO}	器件状态	总线	RXD 引脚
$> UV_{VCC}$	$> UV_{VIO}$	正常	按照 TXD	镜像总线
$< UV_{VCC}$	$> UV_{VIO}$	STB = 高电平：待机模式	弱偏置到 GND	V_{IO} ：远程唤醒请求 请参阅 待机模式下通过唤醒模式 (WUP) 实现的远程唤醒请求
		STB = 低电平：受保护模式	高阻抗	隐性
$> UV_{VCC}$	$< UV_{VIO}$	受保护	高阻抗	高阻抗
$< UV_{VCC}$	$< UV_{VIO}$	受保护	高阻抗	高阻抗

一旦欠压条件被清除且 t_{MODE} 到期，TCAN844-Q1 就会转换到正常模式。主机控制器可以再次发送和接收 CAN 流量。

7.3.7 未供电设备

根据设计，TCAN844(V)-Q1 在未加电情况下对于 CAN 总线而言是无源器件或无负载。总线引脚被设计成在器件未供电时具有较低的漏电流，因此这些器件不会对总线施加负载。如果网络的某些节点未供电，而网络的其余部分仍正常工作，这一点至关重要。

逻辑引脚在器件未供电时的漏电流也很低，因此这些引脚不会对其他保持供电的电路施加负载。

7.3.8 悬空引脚

器件在关键引脚上具有内部上拉电阻，可在引脚悬空时将器件置于已知状态。不过，设计不能依赖这种内部偏置，尤其是在嘈杂的环境中。应将内部偏置视为失效防护特性。

当使用支持开漏输出的 CAN 控制器时，必须选择适当的外部上拉电阻。这样可确保 CAN 控制器的 TXD 输出保持 CAN 收发器输入可接受的位时间。请参见表 7-3 了解引脚偏置条件的详细信息。

表 7-3. 引脚偏置

引脚	上拉或下拉	备注
TXD	上拉	将 TXD 弱偏置为隐性，防止总线阻塞或 TXD DTO 触发
STB	上拉	将 STB 弱偏置为低功耗待机模式，防止系统功耗过高

7.4 器件功能模式

7.4.1 工作模式

TCAN844(V)-Q1 主要有两种工作模式：正常模式和待机模式。通过在 STB 引脚上施加一个高电平或低电平即可选择所需的工作模式。

表 7-4. 工作模式

STB	器件模式	驱动器	接收器	RXD 引脚
高	低电流待机模式且总线处于唤醒状态	禁用	低功耗接收器且总线监视器启用	高电平（隐性），直到接收到有效的 WUP 请参阅待机模式下通过唤醒模式 (WUP) 实现的远程唤醒请求
低	正常模式	启用	启用	镜像总线状态

7.4.2 正常模式

此模式是 TCAN844(V)-Q1 的正常工作模式。CAN 驱动器和接收器均能完全正常运行且 CAN 通信双向进行。

驱动器将 TXD 输入端的数字输入转换为 CANH 和 CANL 总线引脚上的差分输出。

接收器将来自 CANH 和 CANL 的差分信号转换为 RXD 输出端的数字输出。

7.4.3 待机模式

此模式是 TCAN844(V)-Q1 的低功耗模式。CAN 驱动器和主接收器处于关闭状态，CAN 通信不能双向进行。在此模式下会启用低功耗接收器和总线监视电路，以允许通过 CAN 总线发出 RXD 唤醒请求。唤醒请求会输出到 RXD，如图 7-5 所示。本地 CAN 协议控制器应监视 RXD 是否发生转换（从高电平转换为低电平），如果有，则通过将 STB 引脚拉至低电平来重新激活器件使其进入正常模式。在此模式下，CAN 总线引脚弱下拉至 GND；请参阅图 7-2 和图 7-3。

在待机模式下，只需要 V_{IO} 电源，因此可以关闭 V_{CC} 以实现进一步的系统级节电。

7.4.3.1 待机模式下通过唤醒模式 (WUP) 实现的远程唤醒请求

TCAN844(V)-Q1 支持远程唤醒请求，可让主机微控制器了解总线已运行，节点需要恢复正常运行。

该器件使用 ISO 11898-2:2024 标准中的多重滤波显性唤醒模式 (WUP) 来鉴定总线活动。接收到有效的 WUP 后，唤醒请求会以“下降沿加低电平周期”的形式发送给控制器，其中低电平信号对应于 TCAN844(V)-Q1 的 RXD 输出上的“已滤波”显性信号。

WUP 依次由一段已滤波的显性脉冲、一段已滤波的隐性脉冲和另一段已滤波的显性脉冲组成。第一个已滤波的显性信号发起 WUP，然后总线监视器会等待已滤波的隐性信号；其他总线通信不会使总线监视器复位。接收到已滤波的隐性信号后，总线监视器会等待另一个已滤波的显性信号；其他总线通信不会使总线监视器复位。在接收到第二个已滤波的显性信号后，总线监视器会立即识别 WUP，并在每次从总线接收到额外的已滤波显性信号时将 RXD 输出驱动为低电平。

要将显性或隐性信号视为“已滤波”，总线必须保持该状态超过 t_{WK_FILTER} 时间。由于 t_{WK_FILTER} 的可变性，存在以下几种可能的情况。短于 $t_{WK_FILTER(MIN)}$ 的总线状态时间始终不会被检测为 WUP 的一部分，因此不会生成唤醒请求。 $t_{WK_FILTER(MIN)}$ 和 $t_{WK_FILTER(MAX)}$ 之间的总线状态时间可能会检测为 WUP 的一部分，并且可能会生成唤醒请求。超过 $t_{WK_FILTER(MAX)}$ 的总线状态时间始终会被检测为 WUP 的一部分，因此始终会生成唤醒请求。请参阅图 7-5 以了解唤醒模式的时序图。

用于 WUP 的模式和 t_{WK_FILTER} 时间可防止噪声和总线卡在显性故障导致错误的唤醒请求，同时允许任何有效报文发起唤醒请求。

ISO 11898-2:2024 标准定义了短时间和长时间的唤醒滤波时间。该器件的 t_{WK_FILTER} 时间选在这两个滤波范围的最小值和最大值之间。选择此时序是为了使 500kbps 下的单个位时间或 1Mbps 下的两个背对背位时间触发处于任一总线状态的滤波器。任何速率为 500kbps 或更低的 CAN 帧可能会包含有效的 WUP。

为了实现额外的稳健性并防止误唤醒，该器件实现了唤醒超时特性。要成功发生远程唤醒事件，必须在超时值 $t \leq t_{WK_TIMEOUT}$ 范围内收到整个 WUP。否则，内部逻辑会被复位并且收发器保持在当前状态而不被唤醒。然后，必须按照本节中提到的限制条件再次发送完整模式。请参阅图 7-5 以了解具有唤醒超时特性的唤醒模式时序图。




图 7-5. 具有 $t_{WK_TIMEOUT}$ 的唤醒模式 (WUP)

7.4.4 驱动器和接收器功能

TCAN844-Q1 逻辑 I/O 支持相对于 V_{CC} (适用于 5V 系统 (TCAN844-Q1)) 或 V_{IO} 的 CMOS 电平，以实现与支持 3.3V 或 5V 系统 (TCAN844V-Q1) 的 MCU 的兼容性。

表 7-5. 驱动器功能表

器件模式	TXD 输入 ⁽¹⁾	总线输出		驱动的总线状态 ⁽²⁾
		CANH	CANL	
正常	低	高	低	显性
	高电平或开路	高阻抗	高阻抗	偏置隐性
待机	X	高阻抗	高阻抗	偏置到地

(1) X = 不相关

(2) 如需了解总线状态和偏置，请参阅图 7-2 和图 7-3

表 7-6. 接收器功能表 (正常模式和待机模式)

器件模式	CAN 差分输入 $V_{ID} = V_{CANH} - V_{CANL}$	总线状态	RXD 引脚
正常	$V_{ID} \geq 0.9V$	显性	低
	$0.5V < V_{ID} < 0.9V$	未定义	未定义
	$V_{ID} \leq 0.5V$	隐性	高
待机	$V_{ID} \geq 1.15V$	显性	高电平 如果发生远程唤醒事件，则为低电平 请参阅图 7-5
	$0.4V < V_{ID} < 1.15V$	未定义	
	$V_{ID} \leq 0.4V$	隐性	
不限	开路 ($V_{ID} \approx 0V$)	开路	高




图 8-2. CAN 总线端接概念

8.2.2 详细设计过程

8.2.2.1 总线负载能力、长度和节点数

典型 CAN 应用的最大总线长度可为 40 米，最大桩线长度可为 0.3 米。但是，如果设计得当，用户可以获得更长的总线电缆长度、桩线长度和更多的节点。如果节点数量较多，则需要具有高输入阻抗的收发器，例如 TCAN844V-Q1。

许多 CAN 组织和标准已将 CAN 的使用范围扩展至原始 ISO 11898-2 标准之外的应用。各种 CAN 标准在总线的数据速率、电缆长度和寄生负载方面做出了系统层面的折衷决策。这些 CAN 系统级规范的示例包括 ARINC 825、CANopen、DeviceNet、SAE J2284、SAE J1939 和 NMEA 2000。

CAN 网络系统设计就是做出一系列的权衡。在 ISO 11898-2:2024 规范中规定了总线负载范围为 $50\ \Omega$ 至 $65\ \Omega$ 时的驱动器差分输出，其中该差分输出必须大于 1.5V。TCAN844(V)-Q1 系列可在总线负载低至 $50\ \Omega$ 时满足 1.5V 要求，在 $45\ \Omega$ 总线负载时满足 1.4V 差分输出要求。器件的差分输入阻抗至少为 $18\text{k}\ \Omega$ 。如果总线上有 50 个并联的 TCAN844V-Q1 收发器，这就相当于 $360\ \Omega$ 差分负载与标称 $60\ \Omega$ 总线终端并联，因此总线负载总共约为 $51\ \Omega$ 。因此，TCAN844(V)-Q1 系列理论上在单个总线段上支持超过 50 个收发器。不过，在 CAN 网络设计中，考虑到系统和电缆中的信号损失、寄生负载、时序、网络失衡、接地偏移和信号完整性等问题，必须留有一定的裕度，因此实际的最大节点数通常更少。此外，通过对系统设计和数据速率加以谨慎权衡，可以使总线长度超过 40 米。例如，CANopen 网络设计指南允许通过更改终端电阻和布线、减少节点数（少于 64 个）并显著降低数据速率，将网络扩展至 1km。

这种 CAN 网络设计灵活性是基于原始 ISO 11898-2 CAN 标准的各种扩展和附加标准的关键优势之一。不过，在使用这种灵活性时，CAN 网络系统设计人员必须保证良好的网络设计，以实现网络稳定运行。

请参阅[控制器局域网物理层要求 \(SLLA270\)](#) 应用报告。该文档详细讨论了所有系统设计物理层参数。




图 8-3. 典型 CAN 总线

8.2.3 应用曲线




图 8-4. V_{OD(DOM)} 与 V_{CC} 间的关系

8.3 系统示例

TCAN844V-Q1 收发器通常用于具有主机控制器或 FPGA (包括 CAN 协议的链路层部分) 的应用。图 8-5 显示了一个 3.3V 应用。图中显示了总线终端以方便说明。




图 8-5. 使用 3.3V IO 连接的典型收发器应用

8.4 电源相关建议

TCAN844-Q1 收发器设计为在 4.75V 至 5.25V 的 V_{CC} 主输入电源电压范围内运行。

TCAN844V-Q1 采用 IO 电平转换电源输入 V_{IO} ，设计电压范围为 2.9V 至 5.25V。

因此，必须对 V_{CC} 和 V_{IO} 输入进行良好调节。除了电源滤波之外，还可以在 CAN 收发器主 V_{CC} 和 V_{IO} 电源引脚附近放置一个去耦电容器，通常为 100nF。

8.5 布局

稳健可靠的 CAN 节点设计可能需要特殊的布局技术，具体取决于应用和设计要求。由于瞬态干扰具有较高的频率内容和较宽的带宽，因此在 PCB 设计过程中应该应用高频布局技术。

8.5.1 布局指南

- 将保护和滤波电路放置于尽可能靠近总线连接器 J1 的位置，以防止瞬变、ESD 和噪声传播到电路板。以下布局示例显示了一个可选瞬态电压抑制 (TVS) 二极管 D1；如果系统级要求超过收发器的额定值，则可以采用该二极管。此示例还显示了可选的总线滤波电容 C4 和 C5。
- 朝信号路径的方向设计总线保护元件。不得将瞬态电流从信号路径强行转移至保护器件。
- 去耦电容器要尽可能靠近收发器的电源引脚 V_{CC} 和 V_{IO} 放置。
- 当旁路电容和保护器件连接电源和地时，应至少使用两个过孔以更大限度减少布线电感和过孔电感。

备注

高频电流会选择阻抗最小的路径，而非电阻最小的路径。

- 以下布局示例展示了如何在 CAN 节点上实现分裂终端。此终端分为 R2 和 R3 两个电阻，终端的中心或分接抽头通过电容 C3 接地。分裂端接为总线提供共模滤波。有关终端概念和终端电阻所需的额定功率的信息，请参阅节 8.2.1.1、节 7.3.4 和方程式 2。

8.5.2 布局示例




图 8-6. 布局示例

9 器件和文档支持

9.1 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](https://www.ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.2 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.3 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.5 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision A (October 2024) to Revision B (June 2026)	Page
• 将 V_{DIFF} 绝对最大额定值扩展至 $\pm 40V$	4
• 更新了 ESD 等级，以包含转角引脚 CDM 性能值.....	4
• 将热关断值统一到 电源特性 中.....	5
• 在 V_{SYM} 的测试条件中添加了 $TXD = 250kHz$ 、 $1MHz$ 、 $2.5MHz$	5
• 在 $I_{LKG(LOFF)}$ 的测试条件中添加了 $V_{CC} = V_{IO} = GND$	5
• 阐明了 V_{HYS} 、 R_{DIFF} 和 R_{SE_CANx} 说明.....	5
• 更新了“最小数据速率”公式.....	16

Changes from Revision * (October 2024) to Revision A (October 2024)	Page
• 修订版本 A 是首次公开发布的数据表.....	1
• 向 特性 列表中添加了 HBM、CDM 和接触放电信息.....	1
• 添加了 功耗等级 表.....	4
• 将运行条件从 $T_J = -40^{\circ}C$ 至 $125^{\circ}C$ 更改为 $T_J = -40^{\circ}C$ 至 $150^{\circ}C$ (在 电气特性 和 开关特性 表中).....	4
• 更新了“典型特性”图.....	9
• 更新了应用曲线图.....	23

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TCAN844DDFRQ1	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T844
TCAN844DDFRQ1.A	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T844
TCAN844DRBRQ1	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T844
TCAN844DRBRQ1.A	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T844
TCAN844DRQ1	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T844
TCAN844DRQ1.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T844
TCAN844VDDFRQ1	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T844V
TCAN844VDDFRQ1.A	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T844V
TCAN844VDRBRQ1	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T844V
TCAN844VDRBRQ1.A	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T844V
TCAN844VDRQ1	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T844V
TCAN844VDRQ1.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 150	T844V

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TCAN844DDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TCAN844DRBRQ1	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q1
TCAN844DRQ1	SOIC	D	8	2500	330.0	12.5	6.4	5.2	2.1	8.0	12.0	Q1
TCAN844DRQ1	SOIC	D	8	2500	330.0	12.5	6.4	5.2	2.1	8.0	12.0	Q1
TCAN844VDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TCAN844VDRBRQ1	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q1
TCAN844VDRQ1	SOIC	D	8	2500	330.0	12.5	6.4	5.2	2.1	8.0	12.0	Q1
TCAN844VDRQ1	SOIC	D	8	2500	330.0	12.5	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TCAN844DDFRQ1	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
TCAN844DRBRQ1	SON	DRB	8	3000	367.0	367.0	35.0
TCAN844DRQ1	SOIC	D	8	2500	353.0	353.0	32.0
TCAN844DRQ1	SOIC	D	8	2500	340.5	338.1	20.6
TCAN844VDDFRQ1	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
TCAN844VDRBRQ1	SON	DRB	8	3000	367.0	367.0	35.0
TCAN844VDRQ1	SOIC	D	8	2500	353.0	353.0	32.0
TCAN844VDRQ1	SOIC	D	8	2500	340.5	338.1	20.6


DDF0008A



PACKAGE OUTLINE

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



4222047/E 07/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.

EXAMPLE BOARD LAYOUT


DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4222047/E 07/2024

NOTES: (continued)

- 4. Publication IPC-7351 may have alternate designs.
- 5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4222047/E 07/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.



D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:

- Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed $.006$ [0.15] per side.
- This dimension does not include interlead flash.
- Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

DRB 8

GENERIC PACKAGE VIEW


VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.


4203482/L




4225036/A 06/2019

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X




SOLDER MASK DETAILS

4225036/A 06/2019

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
 BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
 81% PRINTED COVERAGE BY AREA
 SCALE: 20X

4225036/A 06/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月