ZHCSW38C January   2003  – July 2024 CD54AC138 , CD74AC138

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 说明
  4. 3 Pin Configuration and Functions
  5. 4 Specifications
    1. 4.1 Absolute Maximum Ratings
    2. 4.2 ESD Ratings
    3. 4.3 Recommended Operating Conditions
    4. 4.4 Thermal Information
    5. 4.5 Electrical Characteristics
    6. 4.6 Switching Characteristics, VCC = 1.5V
    7. 4.7 Switching Characteristics, VCC = 3.3V ± 0.3V
    8. 4.8 Switching Characteristics, VCC = 5V ± 0.5V
    9. 4.9 Operating Characteristics
  6. 5 Parameter Measurement Information
  7. 6 Detailed Description
    1. 6.1 Overview
    2. 6.2 Functional Block Diagram
    3. 6.3 Device Functional Modes
  8. 7 Application and Implementation
    1. 7.1 Application Information
    2. 7.2 Power Supply Recommendations
    3. 7.3 Layout
      1. 7.3.1 Layout Guidelines
      2. 7.3.2 Layout Example
  9. 8 Device and Documentation Support
    1. 8.1 Documentation Support (Analog)
      1. 8.1.1 Related Documentation
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 Trademarks
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 Revision History
  11. 10Mechanical, Packaging, and Orderable Information

2 说明

’AC138 解码器/多路信号分离器设计用于需要极短传播延迟时间的高性能存储器解码和数据路由应用。在高性能存储器系统中，可使用此类解码器来尽可能地消除系统解码的影响。

器件信息
器件型号 封装(1) 封装尺寸(2) 本体尺寸(3)
CDx4AC138 BQB（WQFN，16） 3.5mm × 2.5mm 3.5mm × 2.5mm
D（SOIC，16） 9.9mm × 6mm 9.9mm × 3.9mm
N（PDIP，16） 19.3mm × 9.4mm 19.3mm × 6.35mm
PW（TSSOP，16） 5.00mm × 6.4mm 5.00mm × 4.40mm
(1) 有关更多信息，请参阅节 10。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
(3) 本体尺寸（长 × 宽）为标称值，不包括引脚。
CD54AC138 CD74AC138 逻辑图（正逻辑）逻辑图（正逻辑）