


LM656x0-Q1 汽车级 65V、8A/6A/4A 同步降压 DC/DC 转换器系列，采用减少干扰和噪音的技术 (MINT)

1 特性

- 符合面向汽车应用的 AEC-Q100 标准：
 - 器件温度等级 1：-40°C 至 125°C 环境工作温度范围
- 功能安全型
 - 可用于辅助 ISO 26262 系统设计的文档
- 多种同步降压转换器系列
 - 3.5V 至 65V 的宽 V_{IN} 范围 (70V 瞬态电压)
 - 满足 LV148 / ISO21780 隔离要求
 - 4A、6A 和 8A 输出电流选项
 - 0.8V 至 60V 的可调输出电压，或 3.3V 或 5V 的固定输出选项
- 减少干扰和噪音的技术 - 架构 1 (MINT 1)
 - 支持符合 CISPR 25 5 级标准
 - 增强型 HotRod™ QFN (eQFN) 封装，具有对称引脚排列设计和最小 L_{LOOP}
 - 展频 (DRSS) 和开关转换率控制可降低峰值发射
 - 开关频率范围为 300kHz 至 2.2MHz
- 在整个负载电流范围内效率高
 - 48V V_{IN} 、12V V_{OUT} 、8A、400kHz 时为 95%
 - 多相可堆叠，以实现更高的输出电流
 - 具有 BIAS 选项的双输入 VCC 子稳压器
- 通过优化引脚排列设计和相邻引脚短路测试间隙提高可靠性
- 结合使用 LM656x0-Q1 和 WEBENCH® Power Designer 创建定制设计方案

2 应用

- LIDAR、ADAS、汽车显示器
- 汽车信息娱乐系统与仪表组
- 混合动力、电动和动力总成系统



典型电路原理图

3 说明

LM656x0-Q1 是一款同步降压 DC/DC 转换器，其所属器件系列采用减少干扰和噪音的技术 (使用架构 1 功能 [MINT 1])，专为低 EMI 设计，可提供超高电流密度和出色的电源转换效率。具有低 $R_{DS(on)}$ 的集成式功率 MOSFET 可在 3.5V 至 65V 的宽 V_{IN} 范围内 (瞬态电压高达 70V) 提供高达 8A 的输出电流。


LM656x0-Q1 采用峰值电流模式控制架构，通过同步交错实现相位堆叠，通过并联相位可实现精确的均流控制，从而提供更高的输出电流。自动模式可在轻负载运行时进行频率折返，提供较高的轻负载效率和低至 2.2 μ A 的空载输入电流，从而延长了电池供电系统的运行时间。

36ns 的高侧开关超短导通时间有助于获得大降压比，实现从 24V 或 48V 汽车输入到低电压导轨的直接转换，从而降低系统成本和复杂性。该封装在关键电源引脚之间有多个 NC 引脚，从而改进了故障模式和影响分析 (FMEA) 结果。

器件信息

器件型号	封装 ⁽¹⁾	额定电流 ⁽²⁾
LM65680-Q1	RZY (WQFN-FCRLF, 26)	8A
LM65660-Q1 ⁽³⁾		6A
LM65640-Q1 ⁽³⁾		4A

- 有关更多信息，请参阅节 11。
- 请参阅相关产品表。
- 预发布信息 (非预告信息)。



LM65680-Q1 效率, $V_{OUT} = 12V$, $F_{SW} = 400kHz$



LM656x0-Q1 包含多种特性，可轻松满足 CISPR 25 和汽车 辐射要求。首先，对称引脚排列不仅提供了输入电容器的绝佳布置，更能实现超低的功率回路寄生电感有效值，从而降低开关损耗，并提升高输入电压和高开关频率下的 EMI 性能。可通过引脚选择的开关节点转换率控制功能进一步降低高频率下的发射强度。为了减小输入电容器纹波电流和 EMI 滤波器尺寸，使用 SYNCOUT 信号交错运行，180 度的相移功能非常适合级联、多通道或多相设计。高达 2.2MHz 的可通过电阻器调节的开关频率可同步至外部时钟源，以消除噪声敏感应用中的拍频。最后，LM656x0-Q1 具有双随机展频 (DRSS) 特性，这项独特的 EMI 抑制特性将低频三角调制与高频随机调制相结合，可分别在低频和高频频带上抑制干扰。

LM656x0-Q1 的其他特性包括：最高工作结温达 150°C、用于故障报告和输出电压监测的漏极开路电源正常 (PG) 指示器、用于输入 UVLO 保护的精密使能输入、单调启动至预偏置负载、由 VIN 或 BIAS 供电的双输入 VCC 偏置子稳压器、断续模式过载保护以及带自动恢复功能的热关断保护。

LM656x0-Q1 符合 AEC-Q100 1 级汽车应用要求，采用 4.5mm × 4.5mm 热增强型 26 引脚 eQFN 封装，该封装具有额外的引脚间隙来提高可靠性。同时还具有可润湿侧翼引脚，便于在制造期间进行光学检测。LM656x0-Q1 采用倒装芯片可布线引线框 (FCRLF) 封装技术，凭借其可用电流能力、全生命周期可靠性及成本优势，适用于需要高功率密度的应用。宽输入电压范围、低静态电流消耗、高温运行、逐周期电流限制、低 EMI 特征和小设计尺寸可为需要增强稳健性和耐用性的应用提供出色的负载点稳压器设计。

内容

1 特性	1	7.4 器件功能模式.....	26
2 应用	1	8 应用和实施	28
3 说明	1	8.1 应用信息.....	28
4 相关产品	4	8.2 典型应用.....	34
5 引脚配置和功能	5	8.3 最佳设计实践.....	52
5.1 可润湿侧翼.....	7	8.4 电源相关建议.....	52
5.2 针对间隙和 FMEA 进行引脚排列设计.....	7	8.5 布局.....	53
6 规格	8	9 器件和文档支持	55
6.1 绝对最大额定值.....	8	9.1 器件支持.....	55
6.2 ESD 等级.....	8	9.2 文档支持.....	55
6.3 建议运行条件.....	8	9.3 接收文档更新通知.....	56
6.4 热性能信息.....	9	9.4 支持资源.....	56
6.5 电气特性.....	9	9.5 商标.....	56
6.6 典型特性.....	12	9.6 静电放电警告.....	56
7 详细说明	16	9.7 术语表.....	57
7.1 概述.....	16	10 修订历史记录	57
7.2 功能方框图.....	17	11 机械、封装和可订购信息	58
7.3 特性描述.....	18	11.1 卷带包装信息.....	58

4 相关产品

表 4-1. 可订购器件型号

通用器件型号	可订购器件型号	输入电压范围	额定电流	TI 功能安全分类 ⁽²⁾	用于 IBB 的电平转换器
LM65680-Q1	LM65680RZYRQ1	3.5V 至 65V	8A	功能安全型	否
LM65660-Q1 ⁽¹⁾	LM65660RZYRQ1		6A		
LM65640-Q1 ⁽¹⁾	LM65640RZYRQ1		4A		
LM68680-Q1 ⁽¹⁾	LM68680FRZYRQ1	3.5V 至 65V	8A	符合 ASIL C 功能安全标准	否
LM68660-Q1 ⁽¹⁾	LM68660FRZYRQ1		6A		
LM68640-Q1 ⁽¹⁾	LM68640FRZYRQ1		4A		
LM68580-Q1 ⁽¹⁾	LM68580FRZYRQ1	3.5V 至 42V	8A		
LM68580-Q1 ⁽¹⁾	LM68560FRZYRQ1		6A		
LM67680-Q1	LM67680RZYRQ1	3.8V 至 (65V - V _{out})	8A	功能安全型	是
LM67660-Q1 ⁽¹⁾	LM67660RZYRQ1		6A		
LM67640-Q1	LM67640RZYRQ1		4A		

(1) 预发布信息 (非预告信息)。如需更多信息, 请联系 TI。

(2) 请参阅 [功能安全主页](#), 了解 TI 的功能安全分类 (在开发流程、分析报告和诊断说明方面)。

5 引脚配置和功能




图 5-1. RZY 26 引脚 WQFN-FCRLF 封装 (顶视图)

表 5-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
NC	1	—	无连接引脚。保持断开。
PG	2	O	电源正常状态输出引脚。PG 是漏极开路输出，当输出电压超出指定调节窗口时，会变为低电平。
COMP	3	A	外部补偿引脚。COMP 是跨导误差放大器的输出。如果使用 COMP，则将补偿网络从 COMP 连接到 PGND。如果未使用 COMP，将其连接到 PGND 或保持开路。
FB	4	A	反馈引脚。连接一个从 VOUT 到 PGND 的电阻分压器，以将输出电压设定值设置在 0.8V 至 60V 之间。将 FB 连接至 VCC 或 PGND，可分别配置 5V 或 3.3V 固定输出电压。FB 调节电压为 0.8V。
SS	5	A	软启动斜坡编程引脚。如果 SS 保持开路，则内部软启动电路会在 5.3ms 内将 FB 基准从零线性升至满量程值。将一个电容从 SS 连接到 PGND，以将软启动时间设置为更高的值。
SGND	6	G	系统 GND 引脚。连接到系统地。
CNFG/SYNCOUT	7	I/O	配置引脚。CNFG/SYNCOUT 用于配置器件作为主控（单相或双相工作模式）或次级（双相工作模式），并选择内部补偿（仅单相工作模式）或外部补偿（单相或两相运行）。当配置为双相运行的主控模式该引脚在启动后会转变为 SYNCOUT 引脚。
MODE/SYNC	8	I	模式和同步输入引脚。将 MODE/SYNC 连接到 PGND，或将其驱动为低电平以在自动模式下运行。将 MODE/SYNC 连接到 VCC，或将其驱动为高电平，或发送同步时钟信号以在 FPWM 模式下运行。与外部时钟同步时，使用 RT 将内部频率设置为接近同步频率，以避免外部时钟开启和关闭时产生干扰。
RT	9	A	开关频率编程引脚。通过一个阻值介于 6.81k Ω 和 54.2k Ω 之间的电阻将 RT 连接至 PGND，以将开关频率设置为 300kHz 至 2.2MHz。分别连接到 VCC 或 PGND，以实现固定的 400kHz 或 2.2MHz 操作。请勿保持 RT 悬空。

表 5-1. 引脚功能 (续)

引脚		类型 ⁽¹⁾	说明
名称	编号		
EN/UVLO	10	I	精密使能引脚。将 EN/UVLO 驱动为高电平或低电平，分别启用或禁用器件。可以将 EN/UVLO 连接至 VIN。使用 EN/UVLO，并通过从 VIN 接出的电阻分压器，可实现可调输入电压 UVLO 功能。请勿保持 EN/UVLO 开路。
NC	11	—	无连接引脚。保持断开。
PGND1	12	G	内部低侧 MOSFET 的电源地。将此引脚连接到系统接地。提供到 PGND2 的低阻抗连接。将一个优质旁路电容器从 VIN1 连接到 PGND1。
NC	13	—	无连接引脚。保持开路，以便在 VIN1 和 PGND1 引脚之间保持 1mm 的间隙。如果 VIN1 与 PGND1 之间 0.75mm 的间隙满足系统引脚间隙要求，可将 NC 引脚连接至 PGND1。
VIN1	14	P	到稳压器的输入电源。将一个或多个优质旁路电容器从 VIN1 连接到 PGND1。提供到 VIN2 的低阻抗连接。
NC	15	—	无连接引脚。保持开路，以便在 VIN1 和 SW1 之间保持 0.5mm 的间隙。
SW1	16	P	器件开关引脚和稳压器的开关节点。连接到功率级电感器。
SW2	17		
SW3	18		
BST	19	P	高侧驱动程序电源导轨。在 SW 和 BST 间连接一个 100nF 电容器。当 SW 为低电平时，内部二极管为电容器充电。
NC	20	—	无连接引脚。保持悬空，以便在 VIN2 和 BST 之间保持 0.5mm 的间隙。
VIN2	21	P	到稳压器的输入电源。将一个优质旁路电容器从 VIN2 连接到 PGND2。提供到 VIN1 的低阻抗连接。
NC	22	—	无连接引脚。保持开路，以便在 VIN2 和 PGND2 引脚之间保持 1mm 的间隙。如果 VIN2 与 PGND2 之间 0.75mm 的间隙满足系统引脚间隙要求，可将 NC 引脚连接至 PGND2。
PGND2	23	G	内部低侧 MOSFET 的电源地。连接到系统接地。提供到 PGND1 的低阻抗连接。将一个优质旁路电容器从 VIN2 连接到 PGND2。
VCC	24	P	内部稳压器输出。用作内部控制电路的电源。在 VCC 和 PGND 之间连接一个 1μF 优质电容器。不要将 VCC 连接至任何外部负载。
DRSS/MCOMM	25	I/O	双随机展频 (DRSS) 选择引脚。有关可用的 DRSS 选项，请参阅 双随机展频 (DRSS) 。当配置为双相运行时，DRSS/MCOMM 引脚会转变为主器件和辅助器件之间的模式通信引脚。连接主控和辅助 DRSS/MCOMM 引脚。
BIAS	26	P	输入到内部 VCC 调节器。对于 3.3V 或 5V 的固定输出配置，请将 BIAS 连接到 V _{OUT} 节点以进行输出电压检测。对于可调输出配置，将 BIAS 引脚连接至 V _{OUT} 节点或外部 3.3V 至 30V 的偏置电源。如果输出电压超过 30V 且无外部偏置电源可用，请将 BIAS 引脚连接至 PGND。
PGND	—	G	外露 PGND 焊盘。连接到 PCB 上的系统 GND。该焊盘是器件的主要散热路径。将该焊盘焊接至 PCB 的大面积铜箔区域，以实现散热。按照示例电路板布局的建议，布置尽可能多的散热过孔，以降低封装热阻并提升散热性能。

(1) P = 电源，G = 地，A = 模拟，I = 输入，O = 输出。

5.1 可润湿侧翼

为了满足高可靠性和稳健性方面的要求，通常需要执行 100% 组装后自动视觉检查 (AVI)。标准四方扁平无引线 (QFN) 封装没有方便查看的可焊接或外露引脚和端子。因此，目视判断封装是否已成功焊接到印刷电路板 (PCB) 上非常困难。可润湿侧翼工艺旨在解决无引线封装侧引线的润湿性问题。LM656x0-Q1 采用具有凹陷式可润湿侧面的 26 引脚增强型 HotRod WQFN 封装组装，可在制造过程中检查侧引线焊接。这种可焊性的直观指标可缩短检查时间并降低制造成本。

5.2 针对间隙和 FMEA 进行引脚排列设计

如 [图 5-1](#) 所示，LM656x0-Q1 具有精心设计的引脚排列布局，可在高压引脚 (VIN、SW 和 BST) 与接地 (PGND) 之间提供至少 0.7mm 的间隙间距，以满足 IPC-2221B 和 IPC-9592B 外部导体间隙规则。从 VIN1 和 VIN2 到 PGND DAP 的间隙为 1.1mm。SW1、SW2、SW3 和 BST 到 PGND DAP 的间隙为 0.7mm。此外，NC (无连接) 引脚用于隔离 VIN1 与 PGND1、VIN2 与 PGND2、VIN2 与 BST，以及 BIAS 与 PG。

此外，引脚排列专为、具有更严格的质量、[安全性](#) 及可靠性要求的关键汽车应用而设计。在引脚 FMEA (故障模式影响分析) 中，典型故障场景包括接地短路、输入电源 (VIN) 短路、相邻引脚短路，以及引脚开路情况。这些故障被视为作用于 IC 外部，因此被归类为板级故障，而非 IC 级可靠性故障。此类故障的典型成因包括导致引脚间短路的杂散导电纤维，或电路板制造缺陷引起的走线开路。

6 规格

6.1 绝对最大额定值

在建议的 -40°C 至 150°C 工作结温范围内测得 (除非另外说明)。(1)

		最小值	最大值	单位
输入电压	VIN 至 PGND	-0.3	72	V
	EN/UVLO 至 PGND	-0.3	72	V
	RT 至 PGND	-0.3	72	V
	DRSS/MCOMM 至 PGND	-0.3	40	V
	BIAS 至 PGND	-0.3	40	V
	CNFG/SYNCOOUT 至 PGND	-0.3	5.5	V
输出电压	SW 到 PGND	-0.6	V_{VIN}	V
	SW 到 PGND, 瞬态值 < 10ns	-5	V_{VIN}	V
	PG 至 PGND	-0.3	40	V
	BST 至 SW	-0.3	5.5	V
	VCC 至 PGND	-0.3	5.5	V
T_J	工作结温	-40	150	$^{\circ}\text{C}$
T_{stg}	贮存温度	-65	150	$^{\circ}\text{C}$

- (1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用,器件可能不会完全正常运行,这可能影响器件的可靠性、功能和性能并缩短器件寿命。

6.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 标准 ⁽¹⁾	± 2000
		充电器件模型 (CDM), 符合 AEC Q100-011 标准	± 750

- (1) AEC Q100-002 指示必须按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

6.3 建议运行条件

在建议的 -40°C 至 150°C 工作结温范围内测得 (除非另外说明)。(1)

		最小值	最大值	单位
输入电压	VIN (直流)	3.5	65	V
	EN/UVLO (DC)	0	65	V
输入电压	VIN (瞬态值 $\leq 100\text{ms}$, 占空比 $\leq 1\%$) ⁽²⁾	3.5	70	V
输入电压	EN/UVLO (瞬态值 $\leq 100\text{ms}$, 占空比 $\leq 1\%$) ⁽²⁾	0	70	V
输入电压	BIAS, PG	0	30	V
	MODE/SYNC、RT、FB	0	5.5	V
上拉电阻	R_{PG}	4		$k\Omega$
输出电压	V_{OUT}	0.8	60	V
输出电流	I_{OUT} , 8A 选项	0	8	A
	I_{OUT} , 6A 选项	0	6	A
	I_{OUT} , 4A 选项	0	4	A

- (1) 建议运行条件是器件可正常运行的条件。有关规格和测试条件,请参阅[电气特性](#)。
(2) 在最大瞬态电压下运行的时间限制为不大于器件总工作寿命的 1%。

6.4 热性能信息

热指标 ⁽¹⁾ (1)		LM65640/60/80-Q1		单位
		eQFN (JESD 51-7)	eQFN (EVM)	
		26 引脚	26 引脚	
R _{θJA}	结至环境热阻	33.7 ⁽²⁾	18 ⁽³⁾	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	24.1	-	°C/W
R _{θJB}	结至电路板热阻	6.9	-	°C/W
ψ _{JT}	结至顶部特征参数	1.1	1.4	°C/W
ψ _{JB}	结至电路板特征参数	6.9	5.8	°C/W
R _{θJC(bot)}	结至外壳 (底部) 热阻	5.6	-	°C/W

- (1) 有关热指标的更多信息, 请参阅 [半导体和 IC 封装热指标应用手册](#)。
 (2) 此表中给出的 R_{θJA} 值仅用于与其他封装的比较, 不能用于设计目的。R_{θJA} 根据 JESD 51-7 来计算, 使用 4 层 JEDEC 电路板进行了仿真, 并不代表在实际应用中获得的性能。有关热设计信息, 请参阅 [最高环境温度](#) 部分。
 (3) 有关电路板布局和其他信息, 请参阅 [LM65680-Q1 EVM 用户指南](#)。

6.5 电气特性

典型值条件为 T_J = 25°C。最小和最大限值适用条件 T_J = -40°C 至 150°C (除非另有说明)。

参数		测试条件	最小值	典型值	最大值	单位
输入电源 (VIN)						
V _{INUVLO(R)}	VIN UVLO 上升阈值电压	V _{IN} 上升 (启动所需)	3.25	3.4	3.5	V
V _{INUVLO(F)}	VIN UVLO 下降阈值电压	V _{IN} 下降 (运行后)		2.5	2.55	V
V _{INUVLO(H)}	VIN UVLO 磁滞电压			0.9		V
I _{VIN}	VIN 休眠静态电流, 内部 COMP, 无开关	V _{IN} = 48V, V _{BIAS} = 5V + 2%, CNFG 短接至 VCC, T _J = 25°C		0.9	1.4	μA
I _{BIAS(FIX-3.3V)}	BIAS 静态电流, 固定 3.3V 输出, 内部 COMP, 无开关	V _{BIAS} = 3.3V + 2%, CNFG 短接至 VCC, 自动模式, T _J = 25°C		8	10	μA
I _{Q(FIX-3.3V)}	VIN 休眠静态电流, 固定 3.3V 输出, 内部 COMP, 无开关	V _{IN} = 24V, V _{BIAS} = 3.3V + 2%, CNFG 短接至 VCC, T _J = 25°C, 自动模式		2.1	2.7	μA
		T _J = 125°C		2.1	6.4	μA
I _{BIAS(FIX-5V)}	BIAS 静态电流, 固定 5V 输出, 内部 COMP, 无开关	V _{BIAS} = 5V + 2%, CNFG 短接至 VCC, 自动模式, T _J = 25°C		9	12	μA
I _{Q(FIX-5V)}	总 VIN 休眠静态电流, 固定 5V 输出, 内部 COMP, 无开关	V _{IN} = 48V, V _{BIAS} = 5V + 2%, CNFG 短接至 VCC, T _J = 25°C, 自动模式		1.8	2.4	μA
		T _J = 125°C		1.8	5.8	μA
I _{BIAS(ADJ-3.3V)}	BIAS 静态电流, 可调 3.3V 输出, 内部 COMP, 无开关	V _{FB} = 0.8V + 2%, CNFG 短接至 VCC, 自动模式, T _J = 25°C		6.8	8.1	μA
I _{Q(ADJ-3.3V)}	总 VIN 休眠静态电流, 可调 3.3V 输出, 内部 COMP, 无开关	V _{IN} = 24V, V _{FB} = 0.8V + 2%, CNFG 短接至 VCC, 自动模式, T _J = 25°C		1.9	2.5	μA
I _{BIAS(ADJ-3.3V-EXT)}	BIAS 静态电流, 可调 3.3V 输出, 外部 COMP, 无开关	V _{FB} = 0.8V + 2%, R _{CNFG} = 49.9kΩ, 自动模式, T _J = 25°C		37	44	μA
I _{Q(ADJ-3.3V-EXT)}	总 VIN 休眠静态电流, 可调 3.3V 输出, 外部 COMP, 无开关	V _{IN} = 24V, V _{FB} = 0.8V + 2%, R _{CNFG} = 49.9kΩ, 自动模式, T _J = 25°C		6	7.4	μA
		V _{IN} = 48V, V _{EN/UVLO} = 0V, T _J = 25°C		0.8	1.2	μA
I _{Q-SHD}	VIN 关断静态电流	V _{IN} = 48V, V _{EN/UVLO} = 0V, T _J = 25°C		0.8	1.2	μA
		V _{IN} = 48V, V _{EN/UVLO} = 0V, T _J = 125°C		0.8	1.8	μA
精密使能端 (EN/UVLO)						
V _{EN-TH(R)}	EN/UVLO 上升阈值	V _{EN/UVLO} 上升	1.15	1.25	1.35	V
V _{EN-TH(F)}	EN/UVLO 下降阈值	V _{EN/UVLO} 下降	0.9	1	1.1	V
V _{EN-HYS}	EN/UVLO 磁滞			0.25		V
V _{EN-HYS%}	EN/UVLO 磁滞与上升阈值之比	V _{EN-HYS} /V _{EN-TH(R)}	18	20	22	%
I _{EN-LKG}	使能输入漏电流	EN/UVLO 短接至 VIN		0.16	3.5	μA
内部 LDO (VCC)						

6.5 电气特性 (续)

典型值条件为 $T_j = 25^\circ\text{C}$ 。最小和最大限值适用条件 $T_j = -40^\circ\text{C}$ 至 150°C (除非另有说明)。

参数		测试条件	最小值	典型值	最大值	单位
V_{VCC1}	VCC 稳压电压	$3.4\text{V} \leq V_{IN} \leq 65\text{V}$, $V_{BIAS} = 0\text{V}$		3.3		V
V_{VCC2}		$3.4\text{V} \leq V_{BIAS} \leq 30\text{V}$		3.2		V
$V_{BIAS(ON)}$	BIAS 切换上升阈值 (VIN 至 BIAS)	V_{BIAS} 上升		3.175	3.25	V
$V_{BIAS(OFF)}$	BIAS 切换下降阈值 (BIAS 至 VIN)	V_{BIAS} 下降		3	3.05	V
$V_{VCC-UVLO(R)}$	VCC UVLO 上升阈值	$I_{VCC} = 0\text{A}$	3.27	3.4	3.5	V
$V_{VCC-UVLO(F)}$	VCC UVLO 下降阈值	$I_{VCC} = 0\text{A}$		2.5		V
基准电压 (FB)						
V_{FB1}	反馈基准电压, 外部 COMP	FPWM 模式, $R_{CNFG} = 49.9\text{k}\Omega$	0.792	0.8	0.808	V
V_{FB2}	反馈基准电压, 内部 COMP	FPWM 模式, CNFG 短接至 VCC	0.792	0.8	0.808	V
I_{FB-LKG}	反馈引脚输入漏电流	$V_{FB} = 0.8\text{V}$, 可调 V_{OUT} 设置		1.8	90	nA
固定输出电压 (BIAS)						
$V_{OUT-3.3V-INT}$	3.3V 固定输出电压, 内部 COMP	FB 短接至 VCC, CNFG 短接至 GND	3.267	3.3	3.337	V
$V_{OUT-3.3V-EXT}$	3.3V 固定输出电压, 外部 COMP	FB 短接至 GND, $R_{CNFG} = 49.9\text{k}\Omega$	3.267	3.3	3.337	V
$V_{OUT-5V-INT}$	5V 固定输出电压, 内部 COMP	FB 短接至 VCC, CNFG 短接至 VCC	4.94	5	5.06	V
$V_{OUT-5V-EXT}$	5V 固定输出电压, 外部 COMP	FB 短接至 VCC, $R_{CNFG} = 49.9\text{k}\Omega$	4.94	5	5.06	V
软启动 (SS)						
t_{EN-SW}	使能高电平到开关延迟开始	$V_{FB} = V_{RT} = V_{MODE} = \text{GND}$, $V_{BIAS} = V_{OUT}$	1.9	2.5	3.1	ms
t_{SS}	内部固定软启动时间	从第一个 SW 脉冲到 90% V_{FB} 设定点的时间	2.9	5.3	8.1	ms
I_{SS}	SS 充电电流	$V_{SS} = 0\text{V}$		20		μA
R_{SS}	SS 放电电阻	$V_{EN/UVLO} = 0\text{V}$		7		Ω
误差放大器 (COMP)						
g_m	EA 跨导	$V_{COMP} = 0.8\text{V}$, $V_{FB} = 0.8\text{V} \pm 5\%$		1		mS
$V_{COMP-EXT(h-clamp)}$	外部 COMP - 高钳位电压	$V_{FB} = 0\text{V}$, 可调 V_{OUT} 设置		1.056		V
功率级 (SW)						
$R_{DS(on)HS}$	高侧 FET 导通状态电阻	$I_{SW} = 500\text{mA}$, $V_{BST} - V_{SW} = 3.3\text{V}$		42		m Ω
$R_{DS(on)LS}$	低侧 FET 导通状态电阻			23		m Ω
$t_{ON(min)}$	最短导通时间 ⁽¹⁾	$I_{OUT} = 2\text{A}$, $R_{RT} = 6.81\text{k}\Omega$		36	48	ns
$t_{OFF(min)}$	最短关断时间	$V_{IN} = 4\text{V}$, $F_{SW} = 2.2\text{MHz}$		82	118	ns
$t_{ON(max)}$	最大导通时间	$F_{SW} = 300\text{kHz}$		13.3		μs
电流限值和断续模式						
$I_{HS-LIM1}$	高侧峰值电流限值, 8A 选项	占空比接近 0%	10.7	12.5	13.7	A
$I_{LS-LIM1}$	低侧谷值电流限值, 8A 选项		8.5	9.9	10.9	A
$I_{L-PK1(AUTO-minD)}$	最小占空比下的自动模式峰值电感器电流, 8A 选项	$t_{ON} \leq 100\text{ns}$	1.9	3	4.1	A
$I_{L-PK1(AUTO-maxD)}$	最大占空比下的自动模式峰值电感器电流, 8A 选项	$t_{ON} \geq 1\mu\text{s}$		1.1		A
$I_{HS-LIM2}$	高侧峰值电流限值, 6A 选项	占空比接近 0%	8.2	9.5	10.6	A
$I_{LS-LIM2}$	低侧谷值电流限值, 6A 选项		6.6	7.4	8.2	A
$I_{L-PK2(AUTO-minD)}$	最小占空比下的自动模式峰值电感器电流, 6A 选项	$t_{ON} \leq 100\text{ns}$	1.1	1.9	2.8	A
$I_{L-PK2(AUTO-maxD)}$	最大占空比下的自动模式峰值电感器电流, 6A 选项	$t_{ON} \geq 1\mu\text{s}$		0.95		A
$I_{HS-LIM3}$	高侧峰值电流限值, 4A 选项	占空比接近 0%	5.9	7	8	A
$I_{LS-LIM3}$	低侧谷值电流限值, 4A 选项		4.2	5.4	6.3	A
$I_{L-PK3(AUTO-minD)}$	最小占空比下的自动模式峰值电感器电流, 4A 选项	$t_{ON} \leq 100\text{ns}$	1	1.8	2.7	A

6.5 电气特性 (续)


典型值条件为 $T_j = 25^\circ\text{C}$ 。最小和最大限值适用条件 $T_j = -40^\circ\text{C}$ 至 150°C (除非另有说明)。

参数		测试条件	最小值	典型值	最大值	单位
$I_{L-PK3(AUTO-maxD)}$	最大占空比下的自动模式峰值电感器电流, 4A 选项	$t_{ON} \geq 1\mu\text{s}$		0.65		A
$I_{LS-NEG-LIM}$	低侧负电流限值	灌电流限值, FPWM 模式	-9.6	-6.9	-4.9	A
I_{L-ZC}	过零阈值	自动模式		100		mA
V_{HIC}	FB 电压断续阈值	软启动后低侧 FET 导通时间 > 165ns		0.32		V
t_{HICDLY}	断续模式激活延迟			64		周期
t_{HIC}	断续模式持续时间	内部软启动		48		ms
电源正常 (PG)						
$V_{PG-OV(R)}$	PG OV 上升阈值	FB 电压 (可调输出) 或偏置电压 (固定输出) 百分比	103	105	107	%
$V_{PG-OV(F)}$	PG OV 下降阈值		101	104	106	%
$V_{PG-UV(R)}$	PG UV 上升阈值		94	96	98.5	%
$V_{PG-UV(F)}$	PG UV 下降阈值		92.5	95	97	%
$t_{PG-DEGLITCH(R)}$	PG 上升沿的抗尖峰脉冲滤波器延迟		1.2	2	3	ms
$t_{PG-DEGLITCH(F)}$	PG 下降沿的抗尖峰脉冲滤波器延迟		55	130	175	μs
$V_{IN(PG-VALID)}$	有效 PG 输出的最小 V_{IN}	$V_{PG(OL)} < 0.4\text{V}$, $R_{PG} = 49.9\text{k}\Omega$, $V_{PG} = 5\text{V}$			1.25	V
$V_{PG(OL)}$	PG 低电平状态电压	$I_{PG} = 1\text{mA}$, $V_{IN} = 1.25\text{V}$			0.4	V
$R_{PG(on)}$	PG 导通电阻	$I_{PG} = 1\text{mA}$		51	110	Ω
开关频率 (RT)						
f_{SW1}	开关频率	RT 连接至 PGND	1.98	2.2	2.42	MHz
		$R_{RT} = 6.81\text{k}\Omega \pm 1\%$	1.98	2.2	2.42	MHz
f_{SW2}		$R_{RT} = 15.8\text{k}\Omega \pm 1\%$	900	1000	1100	kHz
f_{SW3}		$R_{RT} = 40.2\text{k}\Omega \pm 1\%$	360	400	440	kHz
		RT 短接至 VCC	360	400	440	kHz
同步 (MODE/SYNC)						
$V_{SYNC(IL)}$	SYNC 输入低电平阈值		0.45			V
$V_{SYNC(IH)}$	SYNC 输入高电平阈值				1.3	V
$V_{SYNCOUT(OL)}$	SYNCOUT 输出低电平阈值	$I_{SYNCOUT} = 2\text{mA}$			0.4	V
$V_{SYNCOUT(OH)}$	SYNCOUT 输出高电平阈值	$I_{SYNCOUT} = -2\text{mA}$	2.4			V
$f_{SYNC-RANGE1}$	针对设定 2.2MHz 的同步频率范围	$R_{RT} = 6.81\text{k}\Omega \pm 1\%$	1.76		2.64	MHz
$f_{SYNC-RANGE2}$	针对设定 300kHz 的同步频率范围	$R_{RT} = 54.2\text{k}\Omega \pm 1\%$	240		360	kHz
$t_{SYNC-LOW(min)}$	外部同步信号的最小低脉冲宽度				80	ns
$t_{SYNC-HIGH(min)}$	外部同步信号的最小高脉冲宽度				80	ns
$t_{SYNC-SW-DLY}$	SYNC 到 SW 延迟时间 ⁽¹⁾		-22		22	ns
$t_{MODE-DLY}$	模式更改延迟时间 ⁽¹⁾				20	μs
双随机展频 (DRSS/MCOMM)						
Δf_{SS-LF}	低频三角展频调制范围	DRSS/MCOMM 开路		17		%
f_{m-LF}	三角调制频率	DRSS/MCOMM 开路	3.6	6	8.4	kHz
Δf_{SS-HF}	高频假随机展频调制范围	DRSS/MCOMM 开路		2		%
热关断						
T_{SHD}	热关断 ⁽¹⁾	关断阈值	155	165	177	$^\circ\text{C}$
		恢复阈值		156		$^\circ\text{C}$

(1) 根据设计指定。


6.6 典型特性

除非另有规定，否则 $T_J = 25^\circ\text{C}$ 。




请参阅 图 8-7 $F_{\text{SW}} = 400\text{kHz}$ $L_O = \text{XGL6060}$, $3.3\ \mu\text{H}$

图 6-1. FPWM, $V_{\text{OUT}} = 5\text{V}$ 时的效率




$V_{\text{OUT}} = 3.3\text{V}$ $F_{\text{SW}} = 400\text{kHz}$ $L_O = \text{XGL6060}$, $3.3\ \mu\text{H}$

图 6-2. FPWM, $V_{\text{OUT}} = 3.3\text{V}$ 时的效率



请参阅 图 8-7 $F_{\text{SW}} = 400\text{kHz}$ $L_O = \text{XGL6060}$, $5.6\ \mu\text{H}$

图 6-3. 自动模式, $V_{\text{OUT}} = 5\text{V}$ 时的效率



$V_{\text{OUT}} = 3.3\text{V}$ $F_{\text{SW}} = 400\text{kHz}$ $L_O = \text{XGL6060}$, $5.6\ \mu\text{H}$

图 6-4. 自动模式, $V_{\text{OUT}} = 3.3\text{V}$ 时的效率




图 6-5. FB 电压, 内部补偿




图 6-6. FB 电压, 外部补偿

6.6 典型特性 (续)

除非另有规定, 否则 $T_J = 25^\circ\text{C}$ 。




图 6-7. 固定 5V 输出电压设置点




图 6-8. 固定 3.3V 输出电压设置点




图 6-9. VIN 关断静态电流




图 6-10. RT 电阻与开关频率间的关系




图 6-11. 5V 固定输出模式下 VIN 睡眠静态电流




图 6-12. 3.3V 固定输出模式下 VIN 睡眠静态电流

6.6 典型特性 (续)

除非另有规定, 否则 $T_J = 25^\circ\text{C}$ 。




图 6-13. 空载输入电流、3.3V 固定输出, 外部补偿




图 6-14. 空载输入电流、3.3V 固定输出、内部补偿




图 6-15. 高侧与低侧 MOSFET $R_{DS(on)}$




图 6-16. MOSFET 电流限制 - 8A 选项




图 6-17. 精密使能阈值




图 6-18. EN/UVLO 引脚漏电流

6.6 典型特性 (续)

除非另有规定, 否则 $T_J = 25^\circ\text{C}$ 。




图 6-19. PG OV 阈值




图 6-20. PG UV 阈值




图 6-21. VIN UVLO 阈值




图 6-22. VCC UVLO 阈值




图 6-23. 固定开关频率 — 400kHz




图 6-24. 固定开关频率 — 2.2MHz

7 详细说明

7.1 概述

LM656x0-Q1 是高效、高功率密度、超低 EMI 降压 IBB 转换器系列。这些转换器可在 3.5V 至 65V (静态 70V) 的宽输入电压范围内工作, 具有 3.3V、5V 的引脚可选固定输出电压, 或 0.8V 至 60V 的可调输出电压。最多可将两个转换器设置为以交错模式 (并联输出) 运行, 从而实现精确的电流共享, 支持高达 16A 输出电流的应用。

峰值电流模式控制架构, 搭配 36ns 最短导通时间, 可在高频下实现高转换比, 提供快速瞬态响应以及出色的负载和线路调整。如果最短导通时间或最短关断时间不支持所需的转换比, 则开关频率会自动降低。该功能可在线路瞬态事件 (如负载突降和冷启动) 期间维持输出电压调节。

LM656x0-Q1 旨在在要求苛刻的汽车和高性能工业环境中运行的同时, 最大限度地降低最终产品成本并减小产品尺寸。该器件具有电阻器可编程的开关频率, 范围为 300kHz 至 2.2MHz。利用内部补偿和精确的电流限制方案, 可以更大限度降低 BOM 成本并减少元件数量。

LM656x0-Q1 专为实现低传导和辐射发射而设计, 具有以下特性:


- 引脚配置开关节点转换率控制
- 双随机展频 (DRSS) 频率调制
- 对称引脚排列在输入电源环路中实现低寄生电感
- 在高于或低于 AM 无线电频带的频率范围内运行
- 可通过引脚配置自动或 FPWM 模式, 并具有外部时钟同步功能

通过结合使用这些特性, 就无需采用屏蔽和其他昂贵的 EMI 缓解措施。

LM656x0-Q1 的其他特性包括: 最高工作结温达 150°C、用于故障报告和输出电压监测的漏极开路电源正常 (PG) 指示器 (以及系统接地 (SGND) 为基准)、单调启动至预偏置负载、由 VIN 或 BIAS 供电的双输入 VCC 偏置子稳压器、断续模式过载保护以及带自动恢复功能的热关断保护。

为了在可靠性敏感型环境中使用该器件, LM656x0-Q1 的封装具有更大的转角端子, 可改进板级可靠性和可湿性侧面, 在加工期间使光学检测更方便。

7.2 功能方框图



ADVANCE INFORMATION

7.3 特性描述

7.3.1 输入电压范围 (VIN1、VIN2)

LM656x0-Q1 的工作输入电压范围为 3.5V 至 65V (70V 瞬态)。该器件用于从 24V、48V 和 60V 进行降压转换。图 7-1 中展示了实施基于 LM656x0-Q1 且采用单输入电源的宽 V_{IN} 降压稳压器所需的所有元件。LM656x0-Q1 使用内部 LDO 子稳压器，为栅极驱动和控制电路提供 3.3V VCC 偏置导轨。




图 7-1. LM656x0-Q1 稳压器原理图

在具有高输入电压的应用中，请格外注意，确保转换器的 VIN 引脚 (VIN1 和 VIN2) 和 SW 引脚 (SW1、SW2、SW3) 在线路或负载瞬态事件期间不超过绝对最大额定电压 72V。如果电压偏移超过适用的电压规格，则可能会损坏器件。

7.3.2 高压偏置电源子稳压器 (VCC、BIAS)

LM656x0-Q1 包含一个由 VIN 或 BIAS 供电的 VCC 内部高压子稳压器。将降压转换器输出电压 (V_{OUT}) 或其他高达 30V 的适用系统电源轨等低压电源连接到偏置。从较低电压导轨为 VCC 供电可降低 LM656x0-Q1 的内部功耗。如果不使用，则将 BIAS 连接到 PGND。

当 LM656x0-Q1 处于工作状态时，如果 BIAS 电压低于约 3V，偏置电流由 VIN 提供。一旦 BIAS 电压超过切换阈值 3.175V，VCC 子稳压器就会切换，将 BIAS 用作输入。切换电压磁滞为 175mV。

启动期间，VCC 会短暂超过正常工作电压、直到该电压超过 3.4V 的 VCC UVLO 上升阈值。然后，VCC 在由 VIN 供电时会降至 3.3V 的工作电压，在由 BIAS 供电时则降至 3.2V。为了防止不安全运行，VCC 具有 UVLO 保护，可在 VCC 电压低于 2.5V 时阻止开关动作。在 VCC 与 PGND 之间连接一个 1 μ F 陶瓷电容器 (额定电压为 10V，采用 X7R 电介质)。

7.3.3 精度使能和可调节电压 UVLO (EN/UVLO)

当 EN/UVLO 电压高于 1.25V 上升阈值时，启用 LM656x0-Q1 转换器，使器件能够并启动软启动。如果 EN/UVLO 低于 1V 下降阈值，稳压器会停止开关，使用内部放电开关对输出放电 (放电电流大约为 5mA)，并进入关断模式，关断时输入静态电流小于 1 μ A。如果不需要此功能，可将 EN/UVLO 直接连接到 VIN。EN/UVLO 不得保持开路，因为该引脚悬空会使器件关断。

EN/UVLO 输入支持可调输入欠压锁定 (UVLO)，通过电阻器值编程，以满足特定应用的上电和断电要求。如图 7-2 所示，安装电阻器 R_{UV1} 和 R_{UV2} ，以建立与器件内部固定 UVLO 电平不同的精确输入电压 UVLO。可调节 UVLO 可用于时序控制，以防在使用长输入电缆时器件重新触发，或避免电池输入源过度放电。精密使能阈值具有 20% 的磁滞，以防止开/关重新触发。来自其他 IC 的外部逻辑信号 (例如 MCU) 可用于切换输出开/关状态，并实现系统电源时序或保护。




图 7-2. 可编程的输入电压 UVLO

为了尽可能提高精度，分压器中的电流必须大于 EN/UVLO 输入漏电流 I_{EN-LKG} 。在 $10k\Omega$ 和 $50k\Omega$ 之间选择下部 UVLO 分压电阻器 R_{UV2} 。可以使用 [方程式 1](#) 和 [方程式 2](#) 来分别计算 R_{UV1} 和 $V_{IN(off)}$ ，其中 $V_{IN(on)}$ 和 $V_{IN(off)}$ 是输入电压的上电和关断阈值。

$$R_{UV1} = R_{UV2} \times \left(\frac{V_{IN(on)}}{V_{EN-TH(R)}} - 1 \right) \quad (1)$$

$$V_{IN(off)} = V_{IN(on)} \times (1 - V_{EN-HYS\%}) \quad (2)$$

请记住，内部 V_{IN} UVLO 保护会覆盖 EN/UVLO 输入。除非输入电压超过 3.4V 的 UVLO 上升阈值，否则 LM656x0-Q1 不会启动。相反，当输入电压降至低于 2.5V 的 UVLO 阈值时，器件会关断。

7.3.4 输出电压设定点 (FB、BIAS)

根据开关频率和负载电流电平，LM656x0-Q1 通常能够提供的输出电压范围为 0.8V 至略低于输入电压。额定最大输出电压为 60V。LM656x0-Q1 具有可通过引脚选择的固定输出电压或可调节输出电压设置。

将 FB 连接到 VCC 或 PGND 以分别选择固定的 5V 或 3.3V 输出，并将 BIAS 直接连接到稳压器输出以进行输出电压检测。因此，BIAS 可闭合电压反馈环路并为内部 VCC 子稳压器供电。

或者，通过标记为 R_{FB1} 和 R_{FB2} 的反馈电阻器来定义输出电压设定点，如图 7-1 所示。LM656x0-Q1 具有 0.8V 基准，内部电压环路误差放大器将 FB 电压调节至与此基准电压相等。使用 [方程式 3](#) 根据所需输出电压设定点和给定的 R_{FB1} 值来确定 R_{FB2} 。

$$R_{FB2} = R_{FB1} \times \frac{0.8V}{V_{OUT} - 0.8V} \quad (3)$$

$$4k\Omega \leq \frac{R_{FB1} \times R_{FB2}}{R_{FB1} + R_{FB2}} \leq 100k\Omega \quad (4)$$

确保所选 R_{FB1} 和 R_{FB2} 值满足 [方程式 4](#) 所设定的要求。最佳实践是将 R_{FB1} 的阻值选在 $200k\Omega$ 以下，因为较高阻值通常容易受到寄生漏电流 (例如，由 PCB 环境污染引起) 的影响，从而导致输出电压偏移。在漏电流不大的情况下、使用高达 $1M\Omega$ 的反馈电阻来减少空载电流消耗并提高轻负载效率。利用可调输出设置，可以选择将前馈电容器与上部反馈电阻并联来提高环路相位裕度。

7.3.5 开关频率 (RT)

在 RT 与 PGND 之间连接电阻器来对 LM656x0-Q1 振荡器进行编程，将自由运行开关频率设置为 300kHz 和 2.2MHz 之间。使用 [方程式 5](#) 或参考 [图 7-3](#) 来获得电阻器值。

$$R_{RT}[\text{k}\Omega] = \frac{16.4}{F_{\text{SW}}[\text{MHz}]} - 0.633 \quad (5)$$




图 7-3. 设置开关频率

例如， F_{SW} 设置在 [方程式 5](#) 中为 300kHz，得出 R_{RT} 为 54.03k Ω 。选择 53.6k Ω 作为最接近的标准值。或者，将 RT 分别连接到 VCC 或 PGND，以实现固定的 400kHz 或 2.2MHz 操作，如 [表 7-1](#) 所示。

表 7-1. 开关频率设置

RT	开关频率
连接至 VCC	400kHz
连接至 PGND	2.2MHz
RT 电阻至 PGND	300kHz 至 2.2MHz

请注意，如果 RT 电阻值超出建议范围，LM656x0-Q1 会恢复为 400kHz 或 2.2MHz。请勿向 RT 施加脉冲信号以强制同步。如果转换器需要与外部时钟信号同步，请参阅 [节 7.3.6](#)。

7.3.6 模式选择和时钟同步 (MODE/SYNC)

MODE/SYNC 引脚是一个多功能引脚，用于配置运行模式，并用作外部时钟同步信号的输入。

如 [表 7-2](#) 所示，如果 MODE/SYNC 接地 或驱动至逻辑低电平，则转换器在自动模式下运行。如果该引脚连接到 VCC，驱动为逻辑高电平，或同步到外部时钟源，则转换器在 FPWM 模式下工作。

表 7-2. 模式选择

MODE/SYNC	模式	动态模式变化
连接到 PGND 或驱动为低电平	自动	启用
连接到 VCC 或驱动为高电平 (> 2.5V, 高于 PGND)	FPWM	
已应用外部时钟信号		

将器件从自动模式转换为 FPWM 模式需要将引脚从低电平驱动为高电平或应用同步信号。从 FPWM 转换为自动模式需要将引脚从高电平驱动至低电平或停止同步信号。

备注

启动后，只有在 PG 转换为高电平时，才可以更改运行模式或将器件同步至外部时钟。

7.3.6.1 时钟同步

使用 MODE/SYNC 将内部振荡器与 300kHz 至 2.2MHz 的外部时钟信号同步。外部时钟的振幅必须满足 SYNC 输入阈值 $V_{\text{SYNC(IH)}}$ 和 $V_{\text{SYNC(IL)}}$ ，才能可靠地触发内部同步脉冲检测器。最小 SYNC ON 脉冲和 OFF 脉冲持续时间必须分别大于 $t_{\text{SYNC(ON-MIN)}}$ 和 $t_{\text{SYNC(OFF-MIN)}}$ 。

请注意，外部时钟信号只能在供电后、PG 上升为高电平时施加。如果在供电之前（或引脚检测期间）施加，则 LM656x0-Q1 无法检测到时钟信号。





图 7-4. 满足时钟信号检测所需条件的典型 SYNC 波形

7.3.6.2 时钟锁定

在检测到有效的同步信号时，LM656x0-Q1 会初始化时钟锁定过程。在大约 2048 个脉冲之后，内部振荡器频率将切换为同步信号的频率。当频率突然变化时，LM656x0-Q1 仍能保持相位不变，使得自由运行频率与同步频率之间的时钟周期为中间长度。没有非常长或非常短的脉冲。频率锁定后，相位将在几十个周期内进行调整，使得上升同步边沿与开关节点上升脉冲对齐。请参阅图 7-5。



在脉冲 4，检测到同步信号。大约在脉冲 2048 之后，同步信号准备好进行同步，并使用无干扰技术调整频率，直至相位被锁定。

图 7-5. 同步过程

7.3.7 设备配置 (CNFG/SYNCOU)

LM656x0-Q1 可作为单相转换器运行（采用内部或外部补偿），也可作为双相转换器运行（采用外部补偿）。CNFG/SYNCOU 用作器件配置引脚。

CNFG/SYNCOU 用于配置器件为主器件或辅助器件，选择内部补偿（单相工作模式）或外部补偿（单相或双相工作模式），并影响 DRSS/MCOMM 功能，如表 7-3 所示。

表 7-3. 器件配置

CNFG/SUNCOU	配置	DRSS/MCOMM 功能
短接至 PGND	辅助器件，SYNCOU 禁用	MCOMM 输入
49.9k Ω 至 PGND	主器件，外部 COMP，SYNCOU 启用	DRSS 控制，MCOMM 输出
短接至 VCC	主器件，内部 COMP，SYNCOU 禁用	DRSS 控制

7.3.8 双随机展频 (DRSS)

LM656x0-Q1 提供双随机展频 (DRSS) 功能，可在宽频率范围内降低电源的 EMI。如图 7-6 所示，DRSS 将低频三角调制曲线与高频逐周期假随机调制曲线相结合。低频三角调制提高了较低射频频带中的性能，高频随机调制提高了较高射频频带中的性能。

展频通过将窄带信号转换为宽带信号，以将能量分散在多个频率上。由于行业标准要求对不同的频带使用不同的 EMI 接收器分辨率带宽 (RBW) 设置，因此 RBW 对展频性能有影响。例如，在 150kHz 至 30MHz 频段内，CISPR 25 频谱分析仪 RBW 为 9kHz。当频率大于 30MHz 时，RBW 为 120kHz。DRSS 能够分别使用低频三角调制曲线和高频逐周期随机调制曲线来同时提高低 RBW 和高 RBW 条件下的 EMI 性能。对于 CISPR 25，DRSS 最高可以将低频频段 (150kHz 至 30MHz) 中的传导发射降低 10dB μ V，并将高频频段 (30MHz 至 108MHz) 中的传导发射降低 5dB μ V。向 MODE/SYNC 施加外部时钟信号会禁用 DRSS。




图 7-6. 双随机展频实现

器件提供宽低频调制曲线，以 6kHz 平均调制频率将开关频率扩展 $\pm 10\%$ 。如表 7-4 所示，LM656x0-Q1 还提供开关节点波形整形功能，该功能在启用时会调整开关节点电压上升转换以减少振铃和过冲。

表 7-4. DRSS 和转换率控制

DRSS/MCOMM	DRSS	转换率控制
短接至 VCC ⁽¹⁾	启用， $\pm 10\%$ ，6kHz	启用
保持断开	启用， $\pm 10\%$ ，6kHz	启用
150k Ω 至 PGND	启用， $\pm 10\%$ ，6kHz	禁用
49.9k Ω 至 PGND	禁用	启用
短接至 PGND ⁽¹⁾	禁用	禁用

(1) 仅适用于单相运行。

7.3.9 高侧 MOSFET 和栅极驱动 (BST)

启用 MOSFET 时，高侧功率 MOSFET 的栅极驱动器需要高于 VIN 的偏置电压。连接 BST 与 SW 的电容器充当自举电源，将 BST 电压升至 $V_{SW} + V_{VCC}$ 。LM656x0-Q1 具有集成自举二极管，可尽量减少外部元件数量。TI 建议使用 100nF 的 BST 电容器，额定电压为 10V，采用 X7R 电介质。

7.3.10 可配置软启动 (SS)

LM656x0-Q1 转换器具有软启动特性，可使目标输出电压缓慢上升，逐渐达到稳态工作点，从而防止启动期间输出电压过冲和输入端高浪涌电流。器件会在满足以下任一条件时启动软启动：

- 为 IC 的 VIN 引脚供电，释放 VIN 和 VCC 的 UVLO
- 当 EN/UVLO 为高电平时，器件导通
- 从断续等待期恢复
- 从热关断保护状态恢复。

使用 LM656x0-Q1 的最简单方法是将 SS 引脚保持开路，以获得 5.3ms 的固定软启动时间。在高输出电容、高输出电压或其他特殊要求的应用中，可通过在 SS 与 PGND 之间连接电容器来延长软启动时间。请使用 [方程式 6](#) 或参考 [图 7-7](#)，根据所需的软启动时间 t_{SS} 来选择 C_{SS} 的值。

$$C_{SS}[\text{nF}] = 16.7 \times t_{SS}[\text{ms}] \quad (6)$$

例如，对于所需的 12ms 软启动时间，[方程式 6](#) 可提供 200nF 的 C_{SS} 值。选择 220nF 作为最接近的标准值。





图 7-7. 设置软启动时间

在启动软启动时，器件将执行以下操作：

- 用于调节输出电压的内部基准从零开始缓慢上升。最终结果是，输出电压需要 t_{SS} 达到所需值的 90%。
- 工作模式设置为 **AUTO**，从而激活二极管仿真，以便在不降低输出电压的情况下实现预偏置启动。
- 在软启动期间，断续模式保护处于禁用状态；请参阅 [节 7.3.11.3](#)。

综上，这些操作提供了一个有限浪涌电流的启动曲线，使器件可在高输出电容和高负载条件下启动，即使接近电流限制阈值，也不会触发断续模式。请参阅 [图 7-8](#)。



软启动开始后，输出电压在一个时间间隔 t_{SS} 后达到输出设定点的 90%。该器件会在软启动间隔期间禁用 **FPWM** 和断续模式，随后在输出电压达到稳压状态后启用这些模式。

图 7-8. 输出电压软启动：无预偏置 (a)，有预偏置 (b)

7.3.10.1 从压降中恢复


只要输出电压下降超过几个百分点（例如，当输入电压低于输出电压设定点时），输出电压在恢复期间会缓慢回升。这种情况被视为从压降中恢复，与软启动的区别主要体现在三个方面：

- 参考电压设置为比达到输出电压设定点所需电压高约 1%。基准电压并非从零开始。

- 如果输出电压低于设定点的 40%，才允许断续模式。如节 7.3.11.3 中所述，该器件在压降模式下运行时抑制断续。
- 从压降中恢复期间允许 FPWM 模式。如果输出电压突然被一个外部电源上拉，该转换器可在输出端下拉。请注意，正常运行期间提供的所有保护措施仍然有效，可在输出短接到高电压或接地时保护器件。

尽管称为压降恢复，但只要输出电压比设定点低几个百分点，该功能就会激活。此操作主要在以下条件下发生：

- 压降：当输入电压不足以维持所需的输出电压时
- 过流：当发生严重程度不足以触发断续模式的过流事件时



无论是由于高负载还是低输入电压导致输出电压下降，一旦导致输出低于设定点的条件消除，输出电压就会以与启动期间相同的速率回升。尽管不会因压降触发断续，但如果在恢复期间输出电压低于设定点的 40%，且持续超过 64 个时钟周期，则原则上可以在恢复期间触发断续。

图 7-9. 从压降中恢复

7.3.11 保护功能

LM656x0-Q1 提供一套全面的安全功能：

- 具有输出欠压 (UV) 和过压 (OV) 检测功能的电源正常监视器
- 具有断续模式的过流和短路保护
- 热关断 (TSD) 保护

7.3.11.1 电源正常监视器 (PG)

LM656x0-Q1 包含电源正常功能，可简化系统中的电源时序和监控。使用电源正常功能可实现由 LM656x0-Q1 供电的下游电路，以控制下游保护电路（如负载开关）或开启定序电源。

PG 使用窗口比较器通过 FB 监测输出电压，以实现可调的输出设置，并通过 BIAS 实现固输出定配置。当输出电压处于稳压状态时，PG 会切换至高阻抗开漏状态。当输出电压超出电压设定点的 $\pm 5\%$ 范围时，PG 被驱动为低电平，从而警告系统输出过压或欠压情况。PG 下降沿上的 130 μ s 抗尖峰脉冲滤波器可防止瞬变期间 PG 的误跳闸。当输出电压恢复至调节窗口内时，PG 上升沿上的 2ms 滤波器为下游元件提供了额外的处理时间。

TI 建议使用一个 100k Ω 的上拉电阻，将 PG 连接至电压不超过 30V 的相关电源轨。在软启动期间以及 LM656x0-Q1 被禁用时，PG 会置为低电平。

7.3.11.2 过流和短路保护

LM656x0-Q1 通过针对高侧和低侧电源 MOSFET 的逐周期电流限制在过流情况下得到保护。

高侧 MOSFET 过流保护是通过峰值电流模式控制的特性来实现的。当高侧 MOSFET 开关在短消隐时间后接通时，会检测到高侧电流。在每个开关周期，高侧电流会与固定电流设定点的最小值或电压调节环路输出减去斜率补偿后的值进行比较。

当低侧 MOSFET 开关接通时，也会检测和监控流经该 MOSFET 的电流。与高侧 MOSFET 一样，电压控制环路会控制低侧 MOSFET 关断。对于低侧器件，即使振荡器正常启动一个新的开关周期，也会在超过电流限值时阻止关断。与高侧器件一样，关断电流幅度存在限制。这称为低侧电流限值；有关值，请参阅 [电气特性](#)。在启用低侧

电流限制后，低侧 MOSFET 保持导通状态，而高侧 MOSFET 不会导通。低侧 MOSFET 开关在低侧电流降至限值以下后关断。只要自高侧 MOSFET 器件上次导通后至少经过一个时钟周期，高侧 MOSFET 开关就会再次导通。




图 7-10. 电流限值波形：开关电压 (a)、电感器电流 (b)

高侧和低侧电流限制运行的最终影响是 IC 在磁滞控制下运行。由于电流波形假定值介于 I_{L-HS} 和 I_{L-LS} 之间，因此除非占空比非常高，否则输出电流接近这两个值的平均值。在电流限制下运行之后将使用磁滞控制，并且电流不会随着输出电压接近零而增加。

如果删除过载状态，器件会像在软启动中一样恢复；请参阅节 7.3.10.1。请注意，如果输出电压降至预期输出电压的大约 0.4 倍以下，则会触发断续。

7.3.11.3 断续模式保护

在连续 64 个时钟周期（断续模式激活延迟 t_{HICDLY} ）内满足以下所有条件时，LM656x0-Q1 会进入断续模式保护：

- 自软启动开始以来经过的时间间隔大于 5.3ms。请参阅节 7.3.10.1。
- 输出电压低于输出电压设定点的约 40%。
- 该器件不在压降模式（定义为具有受 COMP 控制的 PWM 关断时间）下运行。

在断续模式下，使用内部软启动时，器件会关断，并在约 48ms 延迟后尝试重新启动。使用外部软启动时，延迟时间增加为软启动时间的六倍。断续模式有助于在严重过流和短路情况下降低器件功耗。

7.3.11.4 热关断

当 IC 结温超过 165°C （典型值）时，热关断通过关闭内部开关来限制 LM656x0-Q1 的功率耗散。低于 155°C 时不会触发热关断。发生热关断后，迟滞会阻止器件开关，直到结温降低约 9°C 。当结温降至低于 156°C （典型值）时，LM656x0-Q1 会尝试软启动。

即使 LM656x0-Q1 由于结温过高而处于关断状态，VCC 仍处于稳压状态。为了防止由于对 VCC 施加短路而导致过热，当器件处于热关断状态时，VCC 偏置电源子稳压器的电流限制将降低。在这种关断条件下，VCC 子稳压器只能提供几毫安的电流。

7.3.12 两相单输出运行

使用两个 LM656x0-Q1 转换器来 IC 实现两相单输出运行。无法添加更多相位。根据图 7-11，将第一个和第二个设备分别配置为主设备和辅助器件。此操作会禁用辅助 IC 的反馈误差放大器并将其置于高阻抗状态。如图 7-11 所示，将辅助器件的 FB 引脚连接到 VCC。此外，以最短的布线长度将主 IC 和辅助 IC 的 COMP 引脚连接在一起。在主要器件附近添加一个外部补偿网络。以双相配置运行时，无法使用内部补偿功能。

有关保护功能，请参阅节 7.3.11。使之工作的最简单方法是将 EN/UVLO 连接至 VIN，这样可以在施加的输入电压超过 3.4V (典型值) $V_{IN_{UVLO(R)}}$ 时实现启动。

在工作模式下，LM656x0-Q1 会处于六种子模式之一，具体取决于负载电流、输入电压和输出电压：

- 连续导通模式 (CCM)，此时具有固定开关频率并在峰值电流模式下运行
- 不连续导通模式 (DCM)，此时处于自动模式，负载电流低于电感器峰值纹波电流的一半。如果电流继续下降，器件将进入脉冲频率调制 (PFM) 模式，这会降低开关频率以保持稳压状态（这将降低开关损耗以在轻负载条件下实现更高的效率）。
- 最短导通时间运行，此时 $t_{ON(min)}$ 不支持器件在所请求的低占空比下全频运行所需的导通时间。
- 强制脉宽调制 (FPWM)，该模式与具有固定开关频率的 CCM 类似，但将固定工作频率范围从满载扩展至空载。
- 电流限制条件，其中输出电压保持在输出设定点的 40% 以上。
- 压降模式，此时开关频率降低，以更大程度地减小压降。
- 从压降中恢复 - 该模式与其他工作模式类似，只是输出电压设定点逐渐上升，直到达到编程的设定点。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

LM656x0-Q1 为降压转换器系列，仅需较少外部元件即可将宽范围输入电压转换为稳压输出电压，输出电流可高达 8A。全面的[快速启动计算器](#)可供下载，可用于加速并简化基于 LM656x0-Q1 的稳压电路设计流程。

8.1.1 动力总成元件

要成功完成同步降压 稳压器设计，必须全面了解稳压器的电源链组件。下面段落讨论输出电感器、输入和输出电容器以及 EMI 输入滤波器。

8.1.1.1 降压电感器

对于大多数应用，选择降压电感时应确保电感器纹波电流 ΔI_L 在标称输入电压下为最大直流输出电流的 30% 至 50%。请根据[方程式 8](#) 给出的电感器峰值电流，使用[方程式 7](#) 来选择电感。

$$L_O = \frac{V_{OUT}}{\Delta I_L \times F_{SW}} \times \left(1 - \frac{V_{OUT}}{V_{IN}}\right) \quad (7)$$

$$I_{L(pk)} = I_{OUT} + \frac{\Delta I_L}{2} \quad (8)$$

请查看电感器数据表，确认电感器的饱和电流超过具体设计的电感器峰值电流。铁氧体设计具有非常低的磁芯损耗，通常是高开关频率条件下的最优选择，因此设计目标可以专注于铜损耗和防止饱和。低电感器磁芯损耗可以通过以下现象来证明：空载输入电流更小，轻载效率更高。不过，铁氧体磁芯材料具有硬饱和特性，当电流超过饱和和电流时，电感会突然崩溃。此操作会导致电感器纹波电流突然增加，输出电压纹波会更高，更不用说效率会降低且稳定性会受影响。请注意，随着磁芯温度升高，电感器的饱和电流通常会降低。当然，若要避免电感器饱和，准确的过流保护至关重要。

8.1.1.2 输出电容器

输出电容器 C_{OUT} 对电感纹波电流进行导通，并为阶跃负载瞬态提供电荷储备。通常，陶瓷电容器提供非常低的 ESR 来减少输出电压纹波和噪声，聚合物电解电容器则以相对紧凑的外形提供大容量电容来应对瞬态负载事件。[方程式 9](#) 提供基于峰值间输出电压纹波静态规格（使用 ΔV_{OUT} 表示）的输出电容。

$$C_{OUT} \geq \frac{\Delta I_L}{8 \times F_{SW} \sqrt{\Delta V_{OUT}^2 + (R_{ESR} \times \Delta I_L)^2}} \quad (9)$$

在电容器数据表中作为规格以显式方式或者在阻抗与频率关系曲线中以隐式方式提供了 ESR。根据类型、尺寸和结构，电解电容器具有很大的 ESR (10mΩ 及以上) 以及相对较大的 ESL (10nH 以上)。PCB 迹线也会产生一些寄生电阻和电感。陶瓷输出电容器在开关频率条件下具有低 ESR 和 ESL 贡献度，容性阻抗分量处于主导地位。不过，根据陶瓷电容器的封装和电压额定值，有效电容可能会在施加直流电压时显著下降，具体取决于施加的直流电压和工作温度。

[方程式 10](#) 提供输出电容的估算值，以在响应受小信号限制并由交叉频率 f_C 决定的情况下，确保动态负载电流变化期间输出电压满足规定限制。

$$C_{OUT} \geq \frac{\Delta I_{OUT}}{2 \times \pi \times f_C \times \Delta V_{OUT}} \quad (10)$$

通过忽略 [方程式 9](#) 中的 ESR 项，可以快速估算出满足输出纹波规格所需的最小陶瓷电容。然后，使用 [方程式 10](#) 来确定是否需要电容才能满足负载瞬态规格。使用 LM656x0-Q1 转换器实现 5V 输出时，常见选择是使用两到四个 47μF、10V、X7R、1210 陶瓷电容器。对于 12V 输出，通常使用两到四个 22μF、25V、X7R、1210 陶瓷电容器。

8.1.1.3 输入电容器

使用输入电容器来限制降压功率级中因高 di/dt 开关电流而产生的输入纹波电压。TI 推荐使用采用 X7R 电介质的 1210 陶瓷电容器，在宽温度范围内提供低阻抗和高 RMS 电流承载能力。为了尽可能地减少开关电源环路中的寄生电感，应将输入电容器尽量靠近 VIN 和 PGND 引脚对布置。[方程式 11](#) 计算了单相降压稳压器的输入电容器 RMS 电流。

$$I_{CIN(rms)} = \sqrt{D \times \left(I_{OUT}^2 \times (1-D) + \frac{\Delta I_L^2}{12} \right)} \quad (11)$$

RMS 电流在 $D = 0.5$ 时达到最大值 $I_{OUT}/2$ 。理想情况下，输入电压源提供输入电流的 DC 分量，输入电容器提供 AC 分量。在忽略电感器纹波电流的情况下，降压稳压器的输入电容器会在 D 间隔期间拉出振幅为 $(I_{OUT} - I_{IN})$ 的电流，并在 $1-D$ 期间灌入振幅为 I_{IN} 的电流。因此，输入电容器会传导峰值间振幅等于输出电流的方波电流。因此，交流纹波电压的相应容性分量为三角波形。结合 ESR 相关的纹波分量，[方程式 12](#) 可以计算峰值间纹波电压振幅。

$$\Delta V_{IN} = \frac{I_{OUT} \times D \times (1-D)}{F_{SW} \times C_{IN}} + I_{OUT} \times R_{ESR} \quad (12)$$

根据 ΔV_{IN} 的输入电压纹波规格，[方程式 13](#) 计算出特定负载电流所需的输入电容。

$$C_{IN} \geq \frac{D \times (1-D) \times I_{OUT}}{F_{SW} \times (\Delta V_{IN} - R_{ESR} \times I_{OUT})} \quad (13)$$

LM656x0-Q1 提供了在封装两侧对称放置的 VIN 和 PGND 引脚。这样可以将输入电容器分开布置，并相对于集成功率 MOSFET 进行优化布置，从而提高输入旁路的效果。相向电流环路会产生互抵消磁场，有助于减小传导和辐射发射。四个 4.7 μF 或 10 μF 陶瓷电容器足以满足大多数应用的要求。此外，必须在每个输入引脚对 [VIN1/PGND1] 和 [VIN2/PGND2] 上放置封装尺寸小 (0402 或 0603) 的陶瓷电容器，以降低高频下的有效阻抗。

采用具有 180° 异相交错开关的双相稳压器，可实现输入纹波电流抵消，并降低输入电容器的电流应力。上面的公式展示了一侧相位被禁用而另一侧相位为满负载时的有效计算。


8.1.1.4 EMI 滤波器

开关稳压器具有负输入阻抗，该阻抗在最小输入电压和满负载下最低。欠阻尼 LC 滤波器在滤波器的谐振频率条件下具有高输出阻抗。为实现稳定性，EMI 滤波器输出阻抗必须小于转换器输入阻抗的绝对值。

$$Z_{IN} = \left| -\frac{V_{IN(min)}^2}{P_{IN}} \right| \quad (14)$$

根据 [图 8-1](#) 中的 EMI 滤波器，设计步骤如下：

- 计算 EMI 滤波器在开关频率下所需的衰减，其中 C_{IN} 表示转换器输入的现有电容。
- 在 1 μH 和 10 μH 之间选择一个输入滤波电感器 L_{IN} 。使用较低的值来降低高电流设计中的 DC 损耗。
- 计算输入侧滤波器电容 C_F 。

图 8-1. 降压稳压器的无源 π 级 EMI 滤波器

通过从傅里叶级数输入电流波形计算第一个谐波电流并乘以输入阻抗（阻抗由现有输入电容器 C_{IN} 定义），[方程式 15](#) 在开关频率上计算所需的滤波器衰减

$$\text{Attn} = 20 \log \left(\frac{I_{L(\text{pk})}}{\pi^2 \times F_{\text{SW}} \times C_{\text{IN}}} \times \sin(\pi \times D_{\text{MAX}}) \times \frac{1}{1 \mu\text{V}} \right) - V_{\text{MAX}} \quad (15)$$

其中

- V_{MAX} 是适用传导 EMI 标准（例如 CISPR 25 5 类）允许的 $\text{dB } \mu\text{V}$ 噪声水平。
- C_{IN} 是稳压器的现有输入电容。
- D_{MAX} 是最大占空比。
- $I_{L(\text{pk})}$ 是电感器的峰值电流。

就 EMI 滤波器设计而言，将输入端的电流建模为方波。使用 [方程式 16](#) 确定 EMI 滤波器电容 C_F 。

$$C_F = \frac{1}{L_{\text{IN}}} \left(\frac{|Attn|}{\frac{10}{20} \frac{40}{2\pi \times F_{\text{SW}}}} \right)^2 \quad (16)$$

在开关稳压器中增加一个输入滤波器会使“控制到输出”传递函数发生变化。滤波器的输出阻抗必须足够小，以免输入滤波器显著影响稳压器的环路增益。阻抗在滤波器谐振频率下达到峰值。使用 [方程式 17](#) 计算滤波器的谐振频率。

$$f_{\text{res}} = \frac{1}{2\pi \times \sqrt{L_{\text{IN}} \times C_F}} \quad (17)$$

R_D 的用途是减小滤波器在谐振频率下的峰值输出阻抗。电容器 C_D 会阻碍输入电压的直流分量，从而避免 R_D 上产生过大的功率损耗。电容器 C_D 在谐振频率下的阻抗必须小于 R_D ，并且电容值必须大于输入电容器 C_{IN} 的电容值。这可以防止 C_{IN} 干扰主滤波器的截止频率。当滤波器的输出阻抗在谐振频率下较大（由 L_{IN} 和 C_{IN} 构成的滤波器具有过高的 Q 值）时，则增加阻尼。使用电解电容器 C_D 来提供 [方程式 18](#) 所给出的阻尼值。

$$C_D \geq 4 \times C_{\text{IN}} \quad (18)$$

使用 [方程式 19](#) 来选择阻尼电容器 R_D 。

$$R_D = \sqrt{\frac{L_{\text{IN}}}{C_{\text{IN}}}} \quad (19)$$

8.1.2 误差放大器和补偿

图 8-2 展示了采用跨导误差放大器 (EA) 的 II 型比较器。EA 开环增益的主极点由 EA 输出电阻 R_{OEA} 和有效带宽限制电容 C_{BW} 设置，如方程式 20 所示。

$$G_{EA(openloop)}(s) = - \frac{g_m \times R_{OEA}}{1 + s \times R_{OEA} \times C_{BW}} \quad (20)$$

上述表达式中忽略了 EA 高频极点。方程式 21 表述了从输出电压到 COMP 的补偿器传递函数，其中包括反馈分压器贡献的增益。

$$G_c(s) = \frac{\hat{v}_c(s)}{\hat{v}_{out}(s)} = - \frac{V_{REF}}{V_{OUT}} \times \frac{g_m \times R_{OEA} \times \left(1 + \frac{s}{\omega_{z1}}\right)}{\left(1 + \frac{s}{\omega_{p1}}\right) \times \left(1 + \frac{s}{\omega_{p2}}\right)} \quad (21)$$

其中

- V_{REF} 是反馈电压基准
- g_m 是 EA 跨导
- R_{OEA} 是 EA 输出阻抗

$$\omega_{z1} = \frac{1}{R_{COMP} \times C_{COMP}} \quad (22)$$

$$\omega_{p1} = \frac{1}{R_{OEA} \times (C_{COMP} + C_{HF} + C_{BW})} \cong \frac{1}{R_{OEA} \times C_{COMP}} \quad (23)$$

$$\omega_{p2} = \frac{1}{R_{COMP} \times (C_{COMP} \parallel (C_{HF} + C_{BW}))} \cong \frac{1}{R_{COMP} \times C_{HF}} \quad (24)$$

EA 补偿元件会在原点、零点和高频极点附近形成一个极点。通常， $R_{COMP} \ll R_{OEA}$ 且 $C_{COMP} \gg C_{BW}$ 和 C_{HF} ，因此近似值有效。图 8-2 以红色圈出极点，以蓝色圈出零点。




图 8-2. 误差放大器和补偿网络

8.1.3 最高环境温度

LM656x0-Q1 的结温具有额定最大值 150°C ，这会限制功率耗散，从而限制可用的负载电流。方程式 25 展示了重要参数之间的关系。

$$I_{OUT(max)} = \frac{T_J - T_A}{R_{\theta JA}} \times \frac{\eta}{1 - \eta} \times \frac{1}{V_{OUT}} \quad (25)$$

其中

- η = 转换器效率 (不包括电感器损耗)
- T_A = 环境温度
- T_J = 结温
- $R_{\theta JA}$ = 从 IC 结点到局部环境的有效热阻, 其主要热传导路径为 PCB。

很明显, T_A 和 $R_{\theta JA}$ 的较高值会降低可用的输出电流。有效 $R_{\theta JA}$ 是一个关键参数, 取决于许多因素, 包括:

- IC 功率耗散
- 空气温度和空气流量
- PCB 和铜散热器面积
- 封装之下或封装附近的散热过孔数量
- 相邻元件放置。

使用 LM656x0-Q1 [快速入门计算器](#) 估算 IC 功率损耗。或者, 调整 EVM 以匹配所需的应用要求, 并测量功率损耗和由此产生的温升。节 6.4 表中报告的 $R_{\theta JA}$ 的 JESD 51-7 值是在一组特定条件下测量所得值, 这些条件在实际应用中很少适用。因此, 该值对于估算 IC 在实际应用中的热性能没有用处。

8.1.3.1 降额曲线

图 8-3 至 图 8-6 提供使用 LM65680-Q1 降压稳压器 EVM 获得的降额曲线，得出的 $R_{\theta JA}$ 约为 $18^{\circ}\text{C}/\text{W}$ 。给定应用的实际性能取决于前面提到的因素。[热设计资源](#) 可用作 PCB 的理想热设计，以及针对给定应用环境估算 $R_{\theta JA}$ 的指南。




图 8-3. LM65680-Q1 输出电流降额与环境温度间的关系 ($5V_{\text{OUT}}$, 400kHz)




图 8-4. LM65680-Q1 输出电流降额与环境温度间的关系 ($12V_{\text{OUT}}$, 400kHz)




图 8-5. LM65680-Q1 输出电流降额与环境温度间的关系 ($5V_{\text{OUT}}$, 800kHz)




图 8-6. LM65680-Q1 输出电流降额与环境温度间的关系 ($5V_{\text{OUT}}$, 2.1MHz)

8.2 典型应用

LM656x0-Q1 系列同步降压转换器可在各种外部元件和系统参数下运行。将 CNFG/SYNCOUT 连接到 VCC 会将转换器设置为使用内部补偿，从而允许 COMP 保持开路或连接到 PGND。但是，为了实现稳定性，内部补偿需要最小的输出电容值。使用 [方程式 26](#) 计算适合的输出电容值

$$C_{OUT}(INTCOMP) = \frac{K_{INTCOMP}}{f_C \times V_{OUT}} \quad (26)$$

其中

- f_C 是目标环路交叉频率，通常设置为开关频率的 10% 至 15% (最大频率为 100kHz)；
- 对于 LM65680-Q1、LM65660-Q1 和 LM65640-Q1， $K_{INTCOMP}$ 的值分别为 36.5、27.2 和 20.1。

作为快速参考，[表 8-1](#) 提供了使用内部补偿和 3.3V 或 5V 固定输出设置时一系列应用参数的典型元件值。同时，[表 8-2](#)、[表 8-3](#) 和 [表 8-4](#) 分别提供了使用反馈分压器设置输出电压时 8A、6A 和 4A 器件的典型元件值。

这些表格所列的设计方案对应典型的 48V 输入电压，并给出了参考的最小有效输出电容值 (该值已考虑电压和温度的降额)。

表 8-1. 固定输出电压 (3.3V 或 5V) 和内部补偿的典型元件值

输出电压	开关频率	FB	LM65640-Q1, 4A		LM65660-Q1, 6A		LM65680-Q1, 8A	
			L_O	C_{OUT}	L_O	C_{OUT}	L_O	C_{OUT}
3.3V	400kHz	GND	5.6 μ H	130 μ F	4.7 μ H	180 μ F	3.3 μ H	220 μ F
5V		VCC	8.2 μ H	80 μ F	5.6 μ H	120 μ F	3.9 μ H	150 μ F
3.3V	2.2MHz	GND	1 μ H	55 μ F	0.82 μ H	75 μ F	0.56 μ H	100 μ F
5V		VCC	1.5 μ H	40 μ F	1 μ H	50 μ F	0.82 μ H	70 μ F

表 8-2. 具有可调输出电压和内部补偿功能的 LM65680-Q1 8A 器件的典型元件值

输出电压	开关频率	L_O	C_{OUT}	R_{FB1}	R_{FB2}	C_{FF}
3.3V	400kHz	3.3 μ H	220 μ F	78.7k Ω	24.9k Ω	10pF
5V		3.9 μ H	150 μ F		15k Ω	10pF
12V		8.2 μ H	60 μ F	210k Ω	15k Ω	3.3pF
3.3V	2.2MHz	0.56 μ H	100 μ F	78.7k Ω	24.9k Ω	2.2pF
5V		0.82 μ H	70 μ F		15k Ω	2.2pF
12V		1 μ H	30 μ F	210k Ω	15k Ω	-

表 8-3. 具有可调输出电压和内部补偿功能的 LM65660-Q1 6A 器件的典型元件值

输出电压	开关频率	L_O	C_{OUT}	R_{FB1}	R_{FB2}	C_{FF}
3.3V	400kHz	4.7 μ H	150 μ F	78.7k Ω	24.9k Ω	10pF
5V		5.6 μ H	100 μ F		15k Ω	10pF
12V		10 μ H	44 μ F	210k Ω	15k Ω	2.2pF
3.3V	2.2MHz	0.82 μ H	75 μ F	78.7k Ω	24.9k Ω	4.7pF
5V		1 μ H	50 μ F		15k Ω	4.7pF
12V		2.2 μ H	22 μ F	210k Ω	15k Ω	-

表 8-4. 具有可调输出电压和内部补偿功能的 LM65640-Q1 4A 器件的典型元件值

输出电压	开关频率	L_O	C_{OUT}	R_{FB1}	R_{FB2}	C_{FF}
3.3V	400kHz	6.8 μ H	120 μ F	78.7k Ω	24.9k Ω	10pF
5V		8.2 μ H	80 μ F		15k Ω	10pF
12V		15 μ H	35 μ F	210k Ω	15k Ω	3.3pF

表 8-4. 具有可调输出电压和内部补偿功能的 LM65640-Q1 4A 器件的典型元件值 (续)

输出电压	开关频率	L _O	C _{OUT}	R _{FB1}	R _{FB2}	C _{FF}
3.3V	2.2MHz	1 μH	50 μF	78.7k Ω	24.9k Ω	4.7pF
5V		1.5 μH	35 μF		15k Ω	4.7pF
12V		3.3 μH	15 μF	210k Ω	15k Ω	-

备注

有关基于 LM656x0-Q1 的实现的分步设计过程、电路原理图、物料清单、PCB 文件、模拟和测试结果，请参阅 [TI Designs](#) 参考设计库。

8.2.1 设计 1 — 具有宽输入电压范围和效率的 5V、8A 同步降压稳压器

图 8-7 展示了采用 LM65680-Q1 的典型降压稳压器电路，该电路通过标称 48V 输入在 8A 电流下提供 5V 稳压输出。




图 8-7. 采用 LM65680-Q1 8A 降压稳压器且频率为 400kHz 时的应用电路 1

备注

这里提供的这个示例以及后续设计示例展示了 LM656x0-Q1 转换器在几种不同应用中的使用情况。根据输入电源总线的源阻抗，输入端可能需要放置一个电解电容器来确保稳定性，尤其是在低输入电压和高输出电流工作条件下。另请参阅节 8.4。

8.2.1.1 设计要求

表 8-5 展示了开关频率为 400kHz 的 5V、8A 降压稳压器的规格。在此示例中，基于标称 48V 的输入电压（其稳态工作范围为 9V 至 60V，并能够承受低至 6.5V、高至 70V 的短期瞬态电压），半负载和满负载时的目标效率分别为 92% 和 90%。

表 8-5. 详细设计参数

设计参数	值
输入电压范围（稳态）	9V 至 60V
最小瞬态输入电压（冷启动）	6.5V
最大瞬态输入电压（负载突降）	65V
输入 UVLO 导通阈值	5.9V
输出电压	5V
输出电流	0A 至 8A
开关频率	400kHz
软启动时间	5.3ms（默认内部设置）
降低 EMI	DRSS 关闭，转换率控制开启
环境温度范围	-40°C 至 85°C

40.2kΩ 的电阻器 R_{RT} 将自由运行开关频率设置为 400kHz，可选的 SYNC 输入信号允许针对此特定应用，在 320kHz 至 480kHz 的范围内调整开关频率。若将 SS 引脚悬空，则软启动时间将固定为内部设定的 5.3ms。在控制环路性能方面，目标环路交叉频率为 60kHz 并且相位裕度大于 50°。

表 8-6 中列出了所选的降压稳压器动力总成系统器件，其中很多器件都可以从多个供应商处获得。此设计采用一种使用复合磁芯材料的低 DCR 电感器和全陶瓷输出电容器实现方案。

表 8-6. 应用电路 1 的物料清单

参考位号	数量	规格	供应商 ⁽¹⁾	器件型号
C _{IN1} 、C _{IN2}	4	4.7 μF, 100V, X7S, 1210, 陶瓷, AEC-Q200	Murata	GCM32DC72A475K
			TDK	CGA6M3X7S2A475K
C _{IN-HF1} 、C _{IN-HF2}	2	100nF, 100V, X7R, 0603, 陶瓷, AEC-Q200	Murata	GCJ188R72A104M
C _{OUT}	2	47 μF, 10V, X7S, 1210, 陶瓷, AEC-Q200	Murata	GCM32EC71A476K
			TDK	CNA6P1X7S1A476M
L _O	1	3.3μH, 5.9mΩ, 13.4A, 6.71mm × 6.51mm × 6.1mm, AEC-Q200	Coilcraft	XGL6060-332MEC
		3.3μH, 6mΩ, 15.6A, 6.6mm × 6.4mm × 6.1mm, AEC-Q200	Würth Elektronik	744393465033
		3.3μH, 6.3mΩ, 16A, 6.6mm × 6.4mm × 6mm, AEC-Q200	XFMR5	XFHCL6060HC-3R3M
		3.3μH, 8.4mΩ, 18.6A, 8.05 × 7.5 × 5.4mm, AEC-Q200	Cyntec	VCHD075D-3R3MS6
		4.7μH, 5.7mΩ, 26.5A, 11.3mm × 6mm × 10mm, AEC-Q200	Würth Elektronik	744393665047
U ₁	1	LM65680-Q1 65V、8A 同步降压转换器, AEC-Q100	德州仪器 (TI)	LM65680

8.2.1.2 详细设计过程

以下设计过程适用于图 8-7 和表 8-5。

8.2.1.2.1 使用 WEBENCH® 工具创建定制设计方案

点击[此处](#)，使用 LM656x0-Q1 器件并借助 WEBENCH Power Designer 创建定制设计方案。

1. 首先键入输入电压 (V_{IN})、输出电压 (V_{OUT}) 和输出电流 (I_{OUT}) 要求。
2. 使用优化器表盘，优化该设计的关键参数，如效率、占用空间和成本。
3. 将生成的设计与德州仪器 (TI) 其他可行的解决方案进行比较。

WEBENCH Power Designer 提供了定制原理图，并罗列了实时价格和元件供货情况的物料清单。

在多数情况下，可执行以下操作：

- 运行电气仿真，观察重要波形以及电路性能
- 运行热性能仿真，了解电路板热性能
- 将定制原理图和布局方案以常用 CAD 格式导出
- 打印 PDF 格式的设计报告并与同事共享

有关 WEBENCH 工具的更多信息，请访问 www.ti.com/WBENCH。

8.2.1.2.2 选择开关频率

选择开关频率时需权衡转换效率和整体设计尺寸。较低的开关频率意味着较小的开关损耗，通常会实现更高的系统效率。不过，较高的开关频率允许在功率级中使用较小的电感器和输出电容器，因此得到的设计更加紧凑。对于此应用示例，将一个 40.2kΩ 的标准电阻值从 RT 引脚连接到 PGND 引脚，以将频率设置为 400kHz。或者，将 RT 连接到 PGND。另请参阅节 7.3.5。

$$R_{RT}[k\Omega] = \frac{16.4}{f_{SW}[MHz]} - 0.633 = \frac{16.4}{0.4} - 0.633 = 40.36k\Omega \quad (27)$$

8.2.1.2.3 降压电感器选择

- 使用 [方程式 28](#) 根据电感峰峰值纹波电流 (为转换器最大额定电流的 30% 至 40%) 来计算降压电感。选择 3.3μH 的 L_O 标准值。

$$L_O = \frac{V_{OUT}}{F_{SW} \times \Delta I_{LO}} \times \left(1 - \frac{V_{OUT}}{V_{IN(nom)}} \right) = \frac{5V}{400kHz \times 3.2A} \times \left(1 - \frac{5V}{48V} \right) = 3.5\mu H \quad (28)$$

- 使用 [方程式 29](#) 来计算最大稳态输入电压条件下的电感器峰值电流。在占空比大于 50% 时, 峰值电流模式控制下会发生次谐波振荡。为了简化设计, LM65680-Q1 内部提供与开关频率成比例的斜率补偿信号, 叠加到电流检测信号上, 以抑制任何次谐波振荡趋势。

$$I_{LO(pk)} = I_{OUT} + \frac{V_{OUT}}{2 \times F_{SW} \times L_O} \times \left(1 - \frac{V_{OUT}}{V_{IN(max)}} \right) = 8A + \frac{5V}{2 \times 400kHz \times 3.3\mu H} \times \left(1 - \frac{5V}{65V} \right) = 9.75A \quad (29)$$

- 为了避免次谐波振荡, 请选择大于 [方程式 30](#) 所示值的降压电感。有效最大电感值决定了电流模式控制正常运行所需的最小纹波电流振幅。一般说来, 在正常情况下, 最小电感器纹波电流必须不少于转换器最大额定电流的约 10%。此限值适用于开关占空比在任何工作条件下大于或等于 50% 的应用。

$$L_{O,min} \geq M \times \frac{V_{OUT}}{F_{SW}} \quad (30)$$

其中

- LM65680-Q1、LM65660-Q1 和 LM65640-Q1 的 M 分别为 0.16、0.21 和 0.29。

8.2.1.2.4 输入电容器选型

电源输入通常在开关频率下具有相对较高的源阻抗。需要高质量的输入电容器来限制输入纹波电压。通常, 纹波电流会根据电容器在开关频率条件下的相对阻抗在几个输入电容器之间进行分流。

- 选择具有足够电压和 RMS 电流额定值的输入电容器。使用 [方程式 31](#) 来计算输入电容器中的 RMS 电流, 其中最坏工况点是输入电压为 10V 时, 对应于 50% 占空比。

$$I_{CIN(rms)} = I_{OUT} \times \sqrt{D \times (1 - D)} = 8A \times \sqrt{0.5 \times (1 - 0.5)} = 4A \quad (31)$$

- 假设 48V 至 5V 转换的占空比约为 10%, 使用 [方程式 32](#) 来查找所需的输入电容:

$$C_{IN} \geq \frac{D \times (1 - D) \times I_{OUT}}{F_{SW} \times (\Delta V_{IN} - R_{ESR,Cin} \times I_{OUT})} = \frac{0.1 \times (1 - 0.1) \times 8A}{400kHz \times (480mV - 2m\Omega \times 8A)} = 4.8\mu F \quad (32)$$

其中

- ΔV_{IN} 是峰值间输入纹波电压的规格。
 - $R_{ESR,Cin}$ 是输入电容器的有效 ESR。
- 确认陶瓷电容器的电压系数后, 选择四个 4.7μF、100V、X7R、1210 陶瓷输入电容器。每个电容器在 48VDC 时的有效电容值约为 1.3μF。将这些电容器放置在输入引脚对 [VIN1, PGND1] 和 [VIN2, PGND2] 的相邻位置。
 - 使用 [方程式 33](#) 计算峰值间纹波电压振幅。

$$\Delta V_{IN} = \frac{I_{OUT} \times D \times (1 - D)}{C_{IN} \times F_{SW}} + R_{ESR,Cin} \times I_{OUT} = \frac{8A \times 0.1 \times (1 - 0.1)}{4.2\mu F \times 400kHz} + 2m\Omega \times 8A = 0.44V \quad (33)$$

- 在 [VIN1, PGND1] 与 [VIN2, PGND2] 之间直接连接 100nF、100V、X7R、0603 规格的陶瓷电容器, 以在开关转换期间提供高 di/dt 电流。此类电容器在高于 100MHz 条件下提供高自谐振频率 (SRF) 和低有效阻抗。这样可以减小电源环路寄生电感, 减少开关节点电压过冲和振铃。另请参阅 [节 8.5.1](#)。

8.2.1.2.5 输出电容器

- 假设负载瞬态偏差规格为 4% V_{OUT}, 环路交叉频率为 60kHz, 则使用 [方程式 34](#) 来估算 50% 负载阶跃所需的输出电容。

$$C_{OUT} \geq \frac{\Delta I_{OUT}}{2\pi \times f_C \times \Delta V_{OUT}} = \frac{4A}{2\pi \times 60kHz \times 0.2} = 53\mu F \quad (34)$$

- 了解陶瓷电容器的电压系数 (其中有效电容会在施加电压后显著减小) 后, 选择两个 47 μ F、10V、X7S、1210 陶瓷输出电容器。它们会在 5VDC 下提供 56 μ F 的有效电容。
- 使用 [方程式 35](#) 来估算标称输入电压条件下的峰峰值输出电压纹波。

$$\Delta V_{OUT} = \frac{\Delta I_{LO}}{8 \times C_{OUT} \times F_{SW}} + R_{ESR,Cout} \times \Delta I_{LO} = \frac{3.2A}{8 \times 56\mu F \times 400kHz} + 1m\Omega \times 3.2A = 21mV \quad (35)$$

其中

- ΔI_{LO} 是峰值间电感纹波电流。在本例中, 40% 的电感纹波电流对应于 3.2A。
- 5V 时的总有效 (降额) 输出电容为 56 μ F。
- 1m Ω 的 $R_{ESR,Cout}$ 是输出电容的有效 ESR。

8.2.1.2.6 输出电压设定

将 FB 连接到 VCC 以通过 LM65680-Q1 建立 5V 固定输出。通过直接连接到负载点的稳压器输出, 使用 BIAS 进行电压检测。请注意, 波德图测量仅适用于可调输出实现, 其中信号注入发生在反馈分压器顶部。

8.2.1.2.7 补偿器件

按照以下步骤选择补偿元件, 以实现控制环路稳定。

- 将交叉频率设置为开关频率的 10% 到 20%。在本例中, f_C 为 60kHz, 假设有效输出电容为 56 μ F (两个 47 μ F、10V 陶瓷电容在 5VDC 下降额), 且 ESR 可以忽略不计, 此时使用 [方程式 36](#) 来计算 R_{COMP} 。为 R_{COMP} 选择 8.66k Ω 的标准值。

$$R_{COMP} = 2\pi \times f_C \times \frac{V_{OUT}}{V_{REF}} \times \frac{C_{OUT}}{g_m \times G} = 2\pi \times 60kHz \times \frac{5V}{0.8V} \times \frac{56\mu F}{1mS \times 14.6A/V} = 9.04k\Omega \quad (36)$$

其中

- LM65680-Q1、LM65660-Q1 和 LM65640-Q1 分别对应 $G = 14.6A/V$ 、10.9A/V 和 8.1A/V, 是与内部电流检测增益相关的系数。
- 计算出 C_{COMP} , 以便在 (1) 交叉频率的十分之一或 (2) 负载极点条件下 (取较大者) 产生一个零点。为 C_{COMP} 选择 3.3nF 的标准值。

$$C_{COMP} = \frac{10}{2\pi \times f_C \times R_{COMP}} = \frac{10}{2 \times \pi \times 60kHz \times 8.66k\Omega} = 3.1nF \quad (37)$$

通常, 将 R_{COMP} 和 C_{COMP} 的时间常数设置为约 25 μ s, 以在负载瞬态后实现输出电压的快速稳态响应。

- 计算出 C_{HF} , 使极点出现在 ESR 零点频率和开关频率一半中较低者的位置 (以衰减从输出到 COMP 的高频噪声耦合)。 C_{BW} 是 COMP 下误差放大器的寄生电容。为 C_{HF} 选择 47pF 的标准值。

$$C_{HF} = \frac{1}{2\pi \times \frac{F_{SW}}{2} \times R_{COMP}} - C_{BW} = \frac{1}{2\pi \times \frac{400kHz}{2} \times 8.66k\Omega} - 40pF = 51pF \quad (38)$$

或者作为替代, 通过将 CNFG/SYNCOU 连接到 VCC 来使用内部补偿。使 COMP 保持开路或连接到 PGND。

备注

在使用外部补偿时, 将环路设置为高 R_{COMP} 和低 C_{COMP} 值的快速环路, 以改善从压降操作恢复时的响应 (当输入电压低于输出电压设定值且 COMP 电压导轨较高时)。

8.2.1.2.8 设置输入电压 UVLO

在输入电压导通阈值指定为 5.9V 时，计算输入 UVLO 分压电阻器值（在图 8-7 中表示为 R_{UV1} 和 R_{UV2} ）。首先， R_{UV2} 阻值选择为 49.9k Ω （在 10k Ω 至 100k Ω 的典型范围内），然后使用方程式 39 和方程式 40 计算 R_{UV1} 和 $V_{IN(off)}$ 。

$$R_{UV1} = R_{UV2} \times \left(\frac{V_{IN(on)}}{V_{EN-TH(R)}} - 1 \right) = 49.9k\Omega \times \left(\frac{5.9V}{1.25V} - 1 \right) = 187k\Omega \quad (39)$$

$$V_{IN(off)} = V_{IN(on)} \times (1 - V_{EN-HYS\%}) = 5.9V \times (1 - 0.2) = 4.72V \quad (40)$$

其中 $V_{IN(on)}$ 和 $V_{IN(off)}$ 是输入 UVLO 导通和关断阈值， $V_{EN-TH(R)}$ 和 $V_{EN-HYS\%}$ 分别为精密使能比较器的上升阈值及磁滞。

8.2.1.2.9 减轻 EMI、 R_{DRSS}

在 DRSS/MCOMM 和 PGND 之间连接一个 49.9k Ω 电阻器以启用转换率控制并禁用 DRSS。或者，将引脚保持开路状态以启用这两项功能，或是连接到 GND 以禁用这两项功能。另请参阅表 7-4。

8.2.1.2.10 自举电容器， C_{BST}

LM656x0-Q1 需要一个自举电容器连接在 BST 引脚与 SW 引脚之间。此电容器存储的能量用于为高侧功率 MOSFET 的栅极驱动器以及其他关键控制电路供电。使用额定电压为 10V 或更高时的 100nF、X7R 陶瓷电容器。

8.2.1.3 应用曲线

除非另有规定，否则 $V_{IN} = 48V$ ， $V_{OUT} = 5V$ ， $I_{OUT} = 8A$ ， $F_{SW} = 400kHz$ 。 $T_A = 25^\circ C$ ，FPWM。




图 8-8. 效率与 I_{OUT} 之间的关系





图 8-9. 效率与 I_{OUT} 之间的关系，AUTO



自动模式 外部补偿 $L_O = 5.6 \mu H$

图 8-10. 空载输入电流




图 8-11. 压降中的输出电压行为




图 8-12. 满载开关




图 8-13. 空载开关，AUTO




图 8-14. 负载瞬态响应, 4A 至 8A






图 8-15. 负载瞬态响应, 0A 至 8A



自动模式


图 8-16. 负载瞬态响应, 0A 至 8A



V_{IN} 阶跃至 48V

0.62 Ω 负载


图 8-17. V_{IN} 启动特性



V_{IN} 以 10V/ms 斜升


0.62 Ω 负载

图 8-18. V_{IN} 启动特性




0.62 Ω 负载

图 8-19. V_{IN} 关断特性



0.62 Ω 负载

图 8-20. 使能端开启特性



0.62 Ω 负载

图 8-21. 使能端关闭特性




图 8-22. 过载情况下的断续





图 8-23. 从过载情况中恢复



紫色 : PK 检测
 绿色 : AVG 检测

DRSS 和 SR 控制开启

图 8-24. CISPR 25 5 类传导发射 (150kHz 至 108MHz)




图 8-25. 热性能，无空气流量

8.2.2 设计 2 - 高效率 48V 至 12V、8A、400kHz 同步降压稳压器

图 8-26 展示了一个单输出同步降压稳压器的原理图，其中输出电压为 12V，额定负载电流为 8A。根据 18V 至 65V 范围内的 48V 标称输入电压，本例的目标满载效率为 95%。




图 8-26. 采用 LM65680-Q1 且输出电压为 12V 的应用电路 2

8.2.2.1 设计要求

以下示例根据表 8-7 中的规格提供了设计信息。

表 8-7. 详细设计参数

设计参数	值
输入电压范围 (稳态)	24V 至 60V
最小瞬态输入电压 (冷启动)	18V
最大瞬态输入电压 (负载突降)	65V
输入电压 UVLO 导通	16V
输出电压	12V
输出电流	0A 至 8A
输出电压调节	±1%
开关频率	400kHz
环路交叉频率, 相位裕度	50kHz, 55°
软启动时间	6ms

开关频率由电阻器 R_{RT} 设定为 400kHz。在控制环路性能方面，目标环路交叉频率为 50kHz 并且相位裕度大于 55°。

表 8-8 中列出了所选的降压稳压器动力总成系统器件，其中很多器件都可以从多个供应商处获得。此设计采用一种使用复合磁芯材料的低 DCR 电感器和全陶瓷输出电容器实现方案。

表 8-8. 应用电路 2 的物料清单

参考位号	数量	规格	供应商 ⁽¹⁾	器件型号
C _{IN1} 、C _{IN2}	4	10 μF, 100V, X7R, 1210, 陶瓷, AEC-Q200	Murata	GCM32EC72A106KEC2
			TDK	CGA6P1X7R2A106K
C _{IN-HF1} 、C _{IN-HF2}	2	100nF, 100V, X7R, 0603, 陶瓷, AEC-Q200	Murata	GCJ188R72A104M
C _{OUT}	4	22μF, 25V, X7S, 1210, 陶瓷, AEC-Q200	Murata	GCM32EC71E226KE36
		22μF, 25V, X7R, 1210, 陶瓷, AEC-Q200	TDK	CGA6P3X7R1E226M
L _O	1	6.8μH, 12.5mΩ, 10.9A, 6.6mm × 6.4mm × 6.1mm, AEC-Q200	Würth Elektronik	744393465068
		6.8μH, 12.7mΩ, 10.5A, 6.6mm × 6.4mm × 6mm, AEC-Q200	XFMRS	XFHCL6060HC-6R8M
		8.2μH, 10.7mΩ, 19.5A, 11.3mm × 6mm × 10mm, AEC-Q200	Würth Elektronik	744393665082
		U ₁	1	LM65680-Q1 65V、8A 同步降压转换器, AEC-Q100

(1) 请参阅 [第三方产品免责声明](#)。

8.2.2.2 详细设计过程

以下设计过程适用于 [图 8-26](#) 和 [表 8-8](#)。

8.2.2.2.1 降压电感器选择

使用 [方程式 41](#) 根据标称输入电压下的 40% 电感器纹波电流规范来计算所需的降压电感。选择 6.8μH 的 L_O 标准值。

$$L_O = \frac{V_{OUT}}{F_{SW} \times \Delta I_{LO}} \times \left(1 - \frac{V_{OUT}}{V_{IN(nom)}}\right) = \frac{12V}{400kHz \times 3.2A} \times \left(1 - \frac{12V}{48V}\right) = 7\mu H \quad (41)$$

8.2.2.2.2 输入电容器选型

- 选择具有足够电压和 RMS 纹波电流额定值的输入电容器。使用 [方程式 42](#) 来计算输入电容器中的 RMS 电流，其中最坏工况点是输入电压为 24V 时，对应于 50% 占空比。

$$I_{CIN(rms)} = I_{OUT} \times \sqrt{D \times (1-D)} = 8A \times \sqrt{0.5 \times (1-0.5)} = 4A \quad (42)$$

- 假设 48V 至 12V 转换的占空比为 25%，则使用 [方程式 43](#) 来查找所需的输入电容：

$$C_{IN} \geq \frac{D \times (1-D) \times I_{OUT}}{F_{SW} \times (\Delta V_{IN} - R_{ESR,Cin} \times I_{OUT})} = \frac{0.25 \times (1-0.25) \times 8A}{400kHz \times (480mV - 2m\Omega \times 8A)} = 8.1\mu F \quad (43)$$

- 确认陶瓷电容器的电压系数后，选择四个 10μF、100V、X7R、1210 陶瓷输入电容器。每个电容器在 48VDC 时的有效电容值约为 2.3μF。将这些电容器放置在输入引脚对 [VIN1, PGND1] 和 [VIN2, PGND2] 的相邻位置。
- 使用 [方程式 44](#) 计算峰值间纹波电压振幅。

$$\Delta V_{IN} = \frac{I_{OUT} \times D \times (1-D)}{C_{IN} \times F_{SW}} + R_{ESR,Cin} \times I_{OUT} = \frac{8A \times 0.25 \times (1-0.25)}{9.2\mu F \times 400kHz} + 2m\Omega \times 8A = 0.42V \quad (44)$$

- 在 [VIN1, PGND1] 与 [VIN2, PGND2] 之间直接连接 100nF、100V、X7R、0603 规格的陶瓷电容器，以在开关转换期间提供高 di/dt 电流。

8.2.2.2.3 输出电容器

- 鉴于负载瞬态偏差规格为 3% V_{OUT} ，环路交叉频率为 50kHz，可使用 [方程式 45](#) 来估算 50% 负载阶跃所需的输出电容。

$$C_{OUT} \geq \frac{\Delta I_{OUT}}{2\pi \times f_C \times \Delta V_{OUT}} = \frac{4A}{2\pi \times 50kHz \times 0.36V} = 35\mu F \quad (45)$$

- 了解陶瓷电容器的电压系数（其中有效电容会在施加电压后显著减小）后，选择四个 22 μ F、25V、X7R、1210 陶瓷输出电容器，在 12VDC 下提供 32 μ F 的有效电容。
- 使用 [方程式 46](#) 来估算标称输入电压条件下的峰值间输出电压纹波。

$$\Delta V_{OUT} = \frac{\Delta I_{LO}}{8 \times C_{OUT} \times F_{SW}} + R_{ESR,Cout} \times \Delta I_{LO} = \frac{3.2A}{8 \times 32\mu F \times 400kHz} + 1m\Omega \times 3.2A = 34.5mV \quad (46)$$

其中

- ΔI_{LO} 是峰值间电感纹波电流，本例中 40% 对应 3.2A。
- 四个并联输出电容的有效 ESR 为 1m Ω $R_{ESR,Cout}$ 。

8.2.2.2.4 输出电压设定

LM656x0-Q1 的可调节输出版本使用反馈分压器网络来设置输出电压。分压器网络包括上部和下部反馈电阻，分别表示为 R_{FB1} 和 R_{FB2} 。反馈分压器的电阻是噪声拾取过多和静态电流消耗过大之间的折衷。较小的电阻值会降低噪声灵敏度，但也会影响轻负载效率。 R_{FB2} 的建议起始值为 10k Ω ，最大值为 100k Ω 。

根据 [方程式 47](#)， R_{FB1} 和 R_{FB2} 的并联组合必须大于 4k Ω 且小于 100k Ω 。设置此限制是因为转换器必须在启动序列期间可靠地检测 FB 的状态，以建立输出电压配置（固定或可调输出电压设置）。

$$4k\Omega \leq R_{FB1} \parallel R_{FB2} \leq 100k\Omega \quad (47)$$

将 R_{FB1} 和 R_{FB2} 分别设置为 210k Ω 和 15k Ω ，输出电压设定正好为 12V。

$$R_{FB1} = \left(\frac{V_{OUT}}{V_{REF}} - 1 \right) \times R_{FB2} = \left(\frac{12V}{0.8V} - 1 \right) \times 15k\Omega = 210k\Omega \quad (48)$$

8.2.2.2.5 补偿器件

按照以下步骤选择用于外部补偿的元件。

- 将交叉频率设置为开关频率的 10% 到 20%。在本例中， f_C 指定为 50kHz，假设有效输出电容为 32 μ F（两个 22 μ F、25V 陶瓷电容在 12VDC 电压下降额），且 ESR 可以忽略不计，此时使用 [方程式 49](#) 来计算 R_{COMP}

$$R_{COMP} = 2\pi \times f_C \times \frac{V_{OUT}}{V_{REF}} \times \frac{C_{OUT}}{g_m \times G} = 2\pi \times 50kHz \times \frac{12V}{0.8V} \times \frac{32\mu F}{1mS \times 14.6S} = 10.3k\Omega \quad (49)$$

其中

- LM65680-Q1、LM65660-Q1 和 LM65640-Q1 分别对应 $G = 14.6A/V$ 、10.9A/V 和 8.1A/V，是与内部电流检测增益相关的系数。

为 R_{COMP} 选择 10k Ω 的标准值。

- 计算出 C_{COMP} ，以便在 (1) 交叉频率的十分之一或 (2) 负载极点条件下（取较大者）产生一个零点。为 C_{COMP} 选择 3.3nF 的标准值。

$$C_{COMP} = \frac{10}{2\pi \times f_C \times R_{COMP}} = \frac{10}{2\pi \times 50kHz \times 10k\Omega} = 3.18nF \quad (50)$$

通常，将 R_{COMP} 和 C_{COMP} 的时间常数设置为约 25 μ s，以在负载瞬态后实现输出电压的快速稳态响应。

- 计算出 C_{HF} ，使极点出现在 ESR 零点频率和开关频率一半中较低者的位置（以衰减从输出到 COMP 的高频噪声耦合）。为 C_{HF} 选择 47pF 的标准值。

$$C_{HF} = \frac{1}{2\pi \times \frac{F_{SW}}{2} \times R_{COMP}} - C_{BW} = \frac{1}{2\pi \times \frac{400\text{kHz}}{2} \times 10\text{k}\Omega} - 40\text{pF} = 39\text{pF} \quad (51)$$

或者，通过将 CNFG/SYNCOOUT 连接到 VCC 来使用内部补偿。使 COMP 保持开路或连接到 PGND。

8.2.2.2.6 前馈电容器

虽然增加前馈电容器 C_{FF} 不会改变系统在直流或较低频率下的响应，但电容器有助于降低从 V_{OUT} 到 FB 在较高频率下的阻抗。输出电压的高频偏差（由于快速负载瞬态）耦合到 FB 节点，从而使误差放大器能够立即响应。

添加 C_{FF} 电容器会在频域中产生额外极点和零点。零点会影响交叉处的相位提升，从而改善相位裕度。同时，极点有助于滚降高于交叉的增益并增加增益裕度。方程式 52 和方程式 53 给出了零点和极点频率，如下所示：

$$f_z = \frac{1}{2\pi \times R_{FB1} \times C_{FF}} \quad (52)$$

$$f_p = \frac{1}{2\pi \times (R_{FB1} \parallel R_{FB2}) \times C_{FF}} \quad (53)$$

优化 C_{FF} 的值以便提供出色的交叉相位提升。根据方程式 54 确定零点和极点频率的位置，使 $f_{C,NO-FF}$ （无前馈的交叉频率）位于 C_{FF} 创建的零点和极点之间。

$$f_{C,NO-FF} = \sqrt{f_z \times f_p} \quad (54)$$

将方程式 52 和方程式 53 代入方程式 54 可得到方程式 55，它现在是 R_{FB1} 、 R_{FB2} 和 $f_{C,NO-FF}$ 的函数。

$$C_{FF,OPT} = \frac{\sqrt{R_{FB1} + R_{FB2}}}{2\pi \times f_{C,NO-FF} \times R_{FB1} \times \sqrt{R_{FB2}}} = \frac{\sqrt{\frac{V_{OUT}}{V_{REF}}}}{2\pi \times f_{C,NO-FF} \times R_{FB1}} \quad (55)$$

其中 $C_{FF,OPT}$ 是提供最大相位提升的前馈电容。

由于此设计仅需要相位升压的 10° ，因此 2.2pF 的 C_{FF} 值就已足够。使用快速入门计算器检查波德图和稳定性参数，然后在基准评估期间验证最终设计。在任何情况下，为了提高设计灵活性，TI 建议在 PCB 布局中为 C_{FF} 留出一个占位符。





8.2.2.2.7 软启动电容器


LM656x0-Q1 的软启动功能使转换器逐步达到稳态操作点，从而减少启动应力和浪涌电流。如果 SS 引脚保持开路，则软启动时间默认为 5.3ms。或者，在 SS 与 PGND 之间连接电容器，可将软启动时间设置为大于 5.3ms。使用方程式 56 计算本示例中指定 6ms 时间内所需的 SS 电容值。为 C_{SS} 选择 100nF 的标准值。

$$C_{SS}[\text{nF}] = 16.7 \times t_{SS}[\text{ms}] = 16.7 \times 6\text{ms} = 100.2\text{nF} \quad (56)$$

8.2.2.3 应用曲线

除非另有规定，否则 $V_{IN} = 48V$ ， $V_{OUT} = 12V$ ， $I_{OUT} = 8A$ ， $F_{SW} = 400kHz$ 。 $T_A = 25^\circ C$ ，FPWM。





自动模式

图 8-31. 负载瞬态响应, 0A 至 8A




图 8-32. 断续模式及短路恢复




图 8-33. 满载开关




图 8-34. 空载开关, 自动




图 8-35. V_{OUT} 纹波




图 8-36. V_{OUT} 纹波, 无负载, 自动




图 8-37. V_{IN} 启动特性




图 8-38. V_{IN} 关断特性




图 8-39. 使能端开启特性




图 8-40. 使能端关闭特性

8.3 最佳设计实践

- 请勿超出 **绝对最大额定值**。
- 请勿超出 **建议的运行条件**。
- 请勿超出 **ESD 等级**。
- 请勿保持 **EN/UVLO** 开路。
- 在将设计投入生产之前，请遵循此数据表中的所有指南和建议。TI 应用工程师随时乐意帮助您对设计和 PCB 布局进行评论，助力项目取得成功。

8.4 电源相关建议

输入电源的特性必须能够向负载稳压器提供所需的输入电流。可以使用以下公式来估算平均输入电流。

$$I_{IN} = \frac{V_{OUT} \times I_{OUT}}{V_{IN} \times \eta} \quad (57)$$

其中

η 是效率。

如果稳压器通过长导线或 PCB 布线连接到输入电源，则需要特别关注才能实现良好的性能。输入电缆的寄生电感和电阻可能会对稳压器的运行造成不良影响。寄生电感与低 ESR 陶瓷输入电容器相结合，可以构成一个欠阻尼谐振电路。这可能导致稳压器输入端出现过压瞬态或触发 UVLO。考虑在向输出端施加负载瞬态时，电源电压可能会下降，这取决于线束的寄生电阻和电感以及电源的特性。如果应用的工作电压接近最小输入电压，此下降会导致稳压器暂时关断并复位。解决这类问题的最佳方法是缩短输入电源与稳压器之间的距离。此外，将一个铝输入电容器与陶瓷电容器并联使用。此类电容器的中等 ESR 有助于抑制输入谐振电路并减少任何过冲或下冲。22 μ F 至 68 μ F 范围内的值通常足以提供输入抑制，并有助于在大负载瞬变期间保持输入电压稳定。

输入电压不得低于输出电压。在这种情况下（例如输入短路测试），输出电容器通过器件的 VIN 和 SW 引脚之间的内部主体二极管放电。在这种情况下，电流会变得不受控制，从而可能损坏器件。如果认为这种情况很可能发生，则可以在输出和输入电源之间使用肖特基二极管。

8.5 布局

8.5.1 布局指南

在高电流快速开关 DC/DC 稳压器电路（具有高电流和电压转换率）中，为了实现可靠的器件运行和设计稳健性，正确的 PCB 设计和布局非常重要。此外，稳压器的 EMI 性能在很大程度上取决于 PCB 布局。

图 8-41 表示 LM656x0-Q1 功率级的高频率开关电源回路。降压转换器的拓扑结构意味着特别高的 di/dt 电流会在功率 MOSFET 和输入电容器中流动，因此，通过最小化有效功率环路面积来减少寄生电感是必须的。请注意，输入电容器基于 IC 封装每一侧的 VIN 和 PGND 引脚的双对称排列。高频电流分为两个部分并有效地反向流动，使相关磁场相互抵消，从而提高 EMI 性能。




图 8-41. 降压对称电源环路

以下列表总结了用于优化 DC/DC 稳压器性能（包括热特性和 EMI 特性）的 PCB 布局和元件放置基本指南。图 8-42 展示了 LM656x0-Q1 的推荐布局，并优化了功率级和小信号元件的布局和布线。

- 将输入电容器尽可能靠近输入引脚对 [VIN1, PGND1] 和 [VIN2, PGND2] 放置：各自的 VIN 和 PGND 引脚对靠近（中间有一个 NC 引脚以增加间距），从而简化了输入电容器的放置。eQFN 封装在封装任一侧提供 VIN 和 PGND 引脚，以提供对称布局，有助于更大限度地降低开关噪声和 EMI。
 - 在 VIN1 到 PGND1 和 VIN2 到 PGND2 之间放置具有 X7R 或 X7S 电介质的低 ESR 陶瓷电容器。将 0603 电容器靠近每个引脚对放置以实现高频旁路。每侧使用相邻的 1210 电容器作为大容量电容。
 - 输入电容器和输出电容器的接地返回路径必须由连接到 PGND1 和 PGND2 引脚的局部顶层平面组成。
 - 在较低的 PCB 层上使用宽多边形平面将 VIN1 和 VIN2 连接在一起，并连接到输入电源。
- 在 IC 顶层下方的 PCB 层上使用实心接地平面：该层充当噪声屏蔽层和散热路径。使用 IC 正下方的 PCB 层可最大限度地减少与开关环路中的电流相关的磁场，从而减少寄生电感以及开关电压过冲和振铃。在 PGND1 和 PGND2 附近使用多个散热过孔，以便向内部接地平面散热。
- VIN、VOUT 和 GND 总线连接越宽越好：这些路径必须尽可能宽和直，以减少转换器输入或输出路径上的任何压降，从而更大限度地提高效率。
- 将降压电感器靠近 SW1、SW2 和 SW3 引脚放置：在转换器 SW 引脚和电感器之间使用短而宽的连接引线。同时，尽量减小此高 dv/dt 表面的长度（和面积），以帮助减少电容耦合和辐射 EMI。将电感器的同名端连接到 SW 引脚。
- 将 VCC 和 BOOT 电容器靠近相应的引脚放置：VCC 和自举电容器分别表示内部低侧和高侧 MOSFET 栅极驱动器的电源，因此会承载高频电流。将 C_{VCC} 放置在尽可能靠近 VCC 和 PGND2 引脚的位置。将 C_{BST} 连接到靠近 BST 和 SW3 引脚的位置。

- 将反馈分压器尽可能靠近 **FB** 引脚放置：对于可调节输出版本的 LM656x0-Q1，通过将电阻分压器靠近 **FB** 引脚而不是靠近负载放置，降低输出电压反馈路径对噪声的灵敏度。这种布局可减少 **FB** 布线长度和相关的噪声耦合。**FB** 引脚是电压环路误差放大器的输入，并代表对噪声敏感的高阻抗节点。到 V_{OUT} 的连接可能会更长一些。不过，不得将这一条较长的布线布置在任何可能会通过电容耦合到转换器反馈路径的噪声源（例如开关节点）附近。对于固定输出版本，根据需要可将 **FB** 连接至高电平或低电平。
- 提供足够大的 **PCB** 面积以实现适当的散热：使用足够的覆铜区实现与最大负载电流和环境温度条件相称的低热阻抗。为 LM656x0-Q1 提供足够的散热，以将结温保持在 150°C 以下。对于满额定负载运行，顶部接地平面是一个重要的散热区域。使用矩阵式散热过孔将封装的外露焊盘 (**GND**) 连接到 **PCB** 接地平面。如果 **PCB** 具有多个铜层，请将这些散热过孔连接到内层接地平面。最好使用 2 盎司（不少于 1 盎司）的铜制作 **PCB** 顶层和底层。

8.5.1.1 热设计和布局

为了使直流/直流稳压器在特定的温度范围内发挥作用，封装必须允许有效地散发所产生的热量，同时使结温保持在额定限值以内。LM656x0-Q1 转换器采用小型 $4.5\text{mm} \times 4.5\text{mm}$ 26 引脚增强型 HotRod QFN 封装，可满足一系列应用要求。节 6.4 表总结了此封装的热指标，其中相关详情可在 [半导体和 IC 封装热指标应用手册](#) 中找到。

26 引脚 eQFN 封装提供了一种通过封装底部外露散热焊盘实现半导体芯片散热的方式。该外露焊盘热连接到 LM656x0-Q1 的基板（接地端）。此连接可以显著改善散热，并且 **PCB** 设计必须采用导热焊盘、散热通孔和一个或多个接地平面，以构成完整的散热子系统。LM656x0-Q1 的外露焊盘直接焊接在器件封装下方 **PCB** 的接地铜层上，从而将 **IC** 热阻降至一个很小的值。

最好所有层都使用 2oz 铜厚的四层电路板，以提供低阻抗、适当的屏蔽和更低的热阻。导热焊盘（以及 **PGND** 引脚周围区域）与内部和焊接面接地平面之间连接着多个直径为 0.3mm 的过孔，这些过孔有助于热传递。在多层 **PCB** 设计中，会在功率级元件下方的 **PCB** 层上放置一个实心接地平面。这种布局不仅为功率级电流提供了一个平面，而且还为热量从发热器件向外传导提供了一个路径。

TI 建议通过使用靠近 **PGND** 的过孔和 V_{IN} 引脚连接到系统接地平面或 V_{IN} 自举来提供足够的器件散热，这两种方法都将散热。尽可能多地使用铜作为顶层和底层的系统接地平面，并避免平面切口和热流瓶颈，以优化散热效果。

8.5.2 布局示例




图 8-42. **PCB** 顶层 — 高密度单面布局示例

9 器件和文档支持

9.1 器件支持

9.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

9.1.2 开发支持

相关开发支持，请参阅以下文档：

- LM656x0-Q1 [快速入门计算器](#)
- LM656x0-Q1 [模拟模型](#)
- 有关 TI 的参考设计库，请访问 [TI Designs](#)
- 有关 TI 的 WEBENCH 设计环境，请访问 [WEBENCH® 设计中心](#)
- 浏览 TI 的 [反相降压/升压解决方案](#)
- EVM 用户指南：
 - [LM65680-Q1 65V_{IN}, 5V_{OUT}, 8A 同步降压 DC/DC 稳压器评估模块](#)
 - [LM67680-Q1 60V_{IN}, -12V_{OUT}, -6A 反相降压/升压 DC/DC 稳压器评估模块](#)
- TI 设计：
 - [配备两个 4Gbps 四通道解串器的 ADAS 8 通道传感器融合集线器参考设计](#)
 - [汽车级 EMI 与热性能经优化的同步降压转换器参考设计](#)
 - [工作频率为 2.2MHz 的 25W 汽车启停系统参考设计](#)
 - [适用于汽车仪表组的同步降压转换器参考设计](#)
 - [汽车同步降压 \(3.3V, 12.0A\) 参考设计](#)
 - [汽车同步降压参考设计](#)
 - [适用于数字驾驶舱处理单元的汽车宽输入电压 \(V_{IN}\) 前端参考设计](#)
- 要查看本产品的相关器件，请参阅 [LM65645-Q1 65V, 4.5A 同步降压转换器](#)

9.1.2.1 使用 WEBENCH® 工具创建定制设计方案

[点击此处](#)，使用 LM656x0-Q1 器件并借助 WEBENCH Power Designer 创建定制设计方案。

1. 首先键入输入电压 (V_{IN})、输出电压 (V_{OUT}) 和输出电流 (I_{OUT}) 要求。
2. 使用优化器表盘，优化该设计的关键参数，如效率、占用空间和成本。
3. 将生成的设计与德州仪器 (TI) 其他可行的解决方案进行比较。

WEBENCH Power Designer 提供了定制原理图，并罗列了实时价格和元件供货情况的物料清单。

在多数情况下，可执行以下操作：

- 运行电气仿真，观察重要波形以及电路性能
- 运行热性能仿真，了解电路板热性能
- 将定制原理图和布局方案以常用 CAD 格式导出
- 打印 PDF 格式的设计报告并与同事共享

有关 WEBENCH 工具的更多信息，请访问 www.ti.com/WEBENCH。

9.2 文档支持

9.2.1 相关文档

9.2.1.1 低 EMI 设计资源

- 德州仪器 (TI)，[低 EMI 登录页面](#)
- 德州仪器 (TI)，[应对 EMI 挑战](#) 公司博客
- 德州仪器 (TI)，[有关直流/直流稳压器低 EMI 的工程师指南](#) 电子书
- 德州仪器 (TI)，[设计低 EMI 电源](#) 视频系列

- 白皮书：
 - 德州仪器 (TI), [电源的传导 EMI 规格概述](#)
 - 德州仪器 (TI), [电源的辐射 EMI 规格概述](#)
 - 德州仪器 (TI), [创新的电源 EMI 抑制技术可缩短设计时间和提高成本效益](#)
 - 德州仪器 (TI), [评估适用于成本驱动型严苛应用的宽 \$V_{IN}\$ 、低 EMI 同步降压电路](#)
- 德州仪器 (TI), [通过优化的功率级布局免费提升高电流 DC/DC 稳压器 EMI 性能](#) 应用简报
- 德州仪器 (TI), [通过更大程度降低电感寄生来降低降压转换器 EMI 和电压应力](#) 模拟设计期刊

9.2.1.2 热设计资源

- 德州仪器 (TI), [使用热增强型封装提高高环境温度下的热性能](#) 白皮书
- 应用手册：
 - 德州仪器 (TI), [热设计：学会洞察先机，不做事后诸葛](#)
 - 德州仪器 (TI), [AN-1520 外露封装实现理想热阻的电路板布局布线指南](#)
 - 德州仪器 (TI), [半导体和 IC 封装热指标](#)
 - 德州仪器 (TI), [PowerPAD™ 热增强型封装](#)
 - 德州仪器 (TI), [使用新的热指标](#)
- 德州仪器 (TI), [PowerPAD™ 速成](#) 应用简报

9.2.1.3 多相位设计资源

- 德州仪器 (TI), [多相降压设计大全](#) 应用报告
- 德州仪器 (TI), [多相降压转换器的优势](#) 模拟设计期刊

9.2.1.4 PCB 布局资源

- LM65680-Q1 EVM [Altium 布局](#) 源文件 (降压稳压器)
- LM67680-Q1 EVM [Altium 布局](#) 源文件 (IBB 稳压器)
- 德州仪器 (TI), [AN-1149 开关电源布局指南](#) 应用手册
- 德州仪器 (TI), [通过优化的功率级布局免费提升高电流 DC/DC 稳压器 EMI 性能](#) 应用简报
- 德州仪器 (TI), [构建电源之布局注意事项](#) 研讨会

9.3 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.5 商标

HotRod™, PowerPAD™, and TI E2E™ are trademarks of Texas Instruments.

WEBENCH® is a registered trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.7 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同


Changes from Revision A (December 2025) to Revision B (May 2026)	Page
• 在文档标题、 特性 和 说明 部分中将品牌信息从 ZEN 更改为了 MINT 和 70V 瞬态电压支持.....	1
• 增加了 SW 到 PGND 瞬态绝对最大限值。.....	8
• 增加了瞬态 VIN 建议运行条件。.....	8
• 增加了 EN/UVLO 瞬态建议运行条件。.....	8
• 更新了设计 2 的效率原理图.....	45
• 更新了 图 8-28 (设计 2 的效率图).....	49

Changes from Revision * (October 2024) to Revision A (December 2025)	Page
• 更新了文档标题、 特性 和 说明 部分，包括原理图和效率图.....	1
• 更新了 引脚配置和功能 以修改引脚名称：DRSS/MCOMM 和 CNFG/SYNCOUT.....	5
• 更新了 应用和实施 部分，并添加了 设计 2 - 高效率、48V 至 12V、8A、400kHz 同步降压稳压器 部分.....	28


11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

11.1 卷带包装信息




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



器件	封装类型	封装图	引脚	SPQ	卷带直径 (mm)	卷带宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 象限
PLM65680RZYRQ1	WQFN-FCRLF	RZY	26	2500	330	12.4	3.79	3.79	0.71	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



器件	封装类型	封装图	引脚	SPQ	长度 (mm)	宽度 (mm)	高度 (mm)
PLM65680RZYRQ1	WQFN-FCRLF	RZY	26	2500	367	367	35

ADVANCE INFORMATION

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
PLM65680RZYRQ1	Active	Preproduction	WQFN-FCRLF (RZY) 26	3000 LARGE T&R	-	Call TI	Call TI	-40 to 150	
PLM65680RZYRQ1.A	Active	Preproduction	WQFN-FCRLF (RZY) 26	3000 LARGE T&R	-	Call TI	Call TI	-40 to 150	

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF LM65680-Q1 :

- Catalog : [LM65680](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product


RZY0026A



PACKAGE OUTLINE


WQFN-FCRLF - 0.7 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN
SCALE: 20X



4228661/F 03/2026

NOTES: (continued)

- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月