


具有关断功能的 OPAx328 高精度、40MHz、1pA、低噪声、RRIO、CMOS 运算放大器

1 特性

- 零交越失真时的精度：
 - 低失调电压：50 μ V (最大值)
 - 高 CMRR：120dB
 - 轨到轨 I/O
- 高带宽：40MHz
- 低输入偏置电流：1pA (最大值)
- 低噪声：10kHz 时为 6.1nV/ $\sqrt{\text{Hz}}$
- 压摆率：30V/ μ s
- 0.01% 快速稳定时间：180ns
- 单电源电压范围：2.2V 至 5.5V
- 单位增益稳定

2 应用

- 光学模块
- 位置传感器
- 多参数患者监护仪
- CT 和 PET 扫描仪
- 化学和气体分析仪
- 双向 400V 和 800V 至 LV
- 商用网络和服务器 PSU
- 串式逆变器
- 太阳能电源优化器



方框图

3 说明

单通道 OPA328、双通道 OPA2328 和四通道 OPA4328 (OPA_x328) 是针对极低噪声和宽带宽进行了优化的新一代精密低电压 CMOS 运算放大器系列。

OPA_x328 具有零交叉失真的线性输入级，能够在整个输入范围内提供 120dB (典型值) 的出色共模抑制比 (CMRR)。输入共模电压范围在正负电源轨基础上向外扩展了 100mV。输出电压摆幅通常在电源轨的 10mV 以内。

OPA_x328 还使用德州仪器 (TI) 专有的 e-trim™ 运算放大器技术，实现了超低失调电压和低输入失调电压漂移的独特组合，无需任何输入切换或自动归零技术。

低噪声 (6.1nV/ $\sqrt{\text{Hz}}$) 和高速运行特性 (40MHz, 30V/ μ s) 使这些器件非常适合驱动采样模数转换器 (ADC)。

OPA_x328 也是高阻抗输入单电源应用的理想选择。低输入偏置电流和低输入电容允许在低光电流操作 (< 1nA) 下实现高频跨阻增益。

器件信息

器件型号	通道/关断	封装 ⁽¹⁾
OPA328	单通道/否	DBV (SOT-23, 5)
OPA328S ⁽²⁾	单通道/是	DBV (SOT-23, 6)
OPA2328	双通道/否	D (SOIC, 8)
		DGK (VSSOP, 8)
		DRG (WSON, 8)
OPA2328	双通道/是	YBJ (DSBGA, 24)
OPA4328	四通道/否	PW (TSSOP, 14)

(1) 有关更多信息，请参阅节 10。

(2) 预发布信息 (非量产数据)。



内容

1 特性	1	6.4 器件功能模式	17
2 应用	1	7 应用和实现	18
3 说明	1	7.1 应用信息.....	18
4 引脚配置和功能	3	7.2 典型应用.....	18
5 规格	6	7.3 电源相关建议.....	22
5.1 绝对最大额定值.....	6	7.4 布局.....	22
5.2 ESD 等级.....	6	8 器件和文档支持	23
5.3 建议运行条件.....	6	8.1 器件支持.....	23
5.4 热性能信息 - OPA328.....	7	8.2 文档支持.....	24
5.5 热性能信息 - OPA2328.....	7	8.3 接收文档更新通知.....	24
5.6 热性能信息 - OPA4328.....	7	8.4 支持资源.....	24
5.7 电气特性.....	8	8.5 商标.....	24
5.8 典型特性.....	10	8.6 静电放电警告.....	24
6 详细说明	16	8.7 术语表.....	24
6.1 概述.....	16	9 修订历史记录	24
6.2 功能方框图.....	16	10 机械、封装和可订购信息	25
6.3 特性说明.....	17		

4 引脚配置和功能




图 4-1. OPA328 DBV 封装
 5 引脚 SOT-23
 (顶视图)




图 4-2. OPA328S DBV 封装 (预发布)
 6 引脚 SOT-23
 (顶视图)

引脚功能：OPA328 和 OPA328S

名称	引脚		类型	说明
	OPA328	OPA328S		
- IN	4	4	输入	负 (反相) 输入
+IN	3	3	输入	正 (同相) 输入
OUT、VOUT	1	1	输出	输出
SHDN	—	5	输入	关断、低电平有效
V -	2	2	电源	负 (最低) 电源
V+	5	6	电源	正 (最高) 电源




图 4-3. OPA2328 D 和 DGK 封装
8 引脚 SOIC 和 VSSOP
(顶视图)




图 4-4. OPA2328 DRG 封装，
8 引脚 WSON
(顶视图)




图 4-5. OPA2328 YBJ 封装
24 引脚 DSBGA
(顶视图)

引脚功能：OPA2328

引脚			类型	说明
名称	D (SOIC)、DGK (VSSOP)、DRG (WSON)	YBJ (DSBGA)		
-IN A	2	A1	输入	反相输入，通道 A
+IN A	3	A3	输入	同相输入，通道 A
-IN B	6	E1	输入	反相输入，通道 B
+IN B	5	E3	输入	同相输入，通道 B
OUT A	1	A2	输出	输出，通道 A
OUT B	7	E2	输出	输出，通道 B
SHDN	—	D5	输入	通道 A 和通道 B 的关断控制。低逻辑电平表示放大器已启用。高逻辑电平表示放大器已禁用。
V -	4	C5、E5	电源	负 (最低) 电源
V+	8	A4、A5、B5、E4	电源	正 (最高) 电源
DNC	—	B1、B2、B3、B4、C1、C2、C4、D1、D2、D3、D4	—	不连接




图 4-6. OPA4328 PW 封装
14 引脚 TSSOP
(顶视图)

表 4-1. 引脚功能 : OPA4328

引脚		类型	说明
名称	编号 PW (TSSOP)		
- IN A	2	输入	反相输入, 通道 A
+IN A	3	输入	同相输入, 通道 A
- IN B	6	输入	反相输入, 通道 B
+IN B	5	输入	同相输入, 通道 B
- IN C	9	输入	反相输入, 通道 C
+IN C	10	输入	同相输入, 通道 C
- IN D	13	输入	反相输入, 通道 D
+IN D	12	输入	同相输入, 通道 D
OUT A	1	输出	输出, 通道 A
OUT B	7	输出	输出, 通道 B
OUT C	8	输出	输出, 通道 C
OUT D	14	输出	输出, 通道 D
V -	11	电源	负 (最低) 电源
V+	4	电源	正 (最高) 电源

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V_S	电源电压, $V_S = (V+) - (V-)$	-0.3	6	V
	输入电压, 所有引脚	$(V-) - 0.3$	$(V+) + 0.3$	V
	输入电流 (INA+, INA-, INB+, INB-, INSA/B, OUTSA/B/1/2/3)	-10	10	mA
	输出短路 ⁽²⁾	持续	持续	
T_A	工作温度	-55	150	°C
T_J	结温	-55	150	°C
T_{stg}	贮存温度	-65	150	°C

(1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

(2) 接地短路，每个封装对应一个放大器。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	2000	V
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	500	

(1) JEDEC 文档 JEP155 指出：500V HBM 可通过标准 ESD 控制流程实现安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

			最小值	标称值	最大值	单位
V_S	电源电压	单电源	2.2		5.5	V
		双电源	± 1.1		± 2.75	V
T_A	额定温度		-40		125	°C

5.4 热性能信息 - OPA328

热指标 ⁽¹⁾		OPA328	单位
		DBV (SOT-23)	
		5 引脚	
$R_{\theta JA}$	结至环境热阻	163.2	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	97.6	°C/W
$R_{\theta JB}$	结至电路板热阻	62.8	°C/W
Ψ_{JT}	结至顶部特征参数	40.7	°C/W
Ψ_{JB}	结至电路板特征参数	62.5	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用手册。

5.5 热性能信息 - OPA2328

热指标 ⁽¹⁾		OPA2328	OPA2328	OPA2328	OPA2328	单位
		D (SOIC)	DGK (VSSOP)	DRG (WSON)	YBJ (DSBGA)	
		8 引脚	8 引脚	8 引脚	24 引脚	
$R_{\theta JA}$	结至环境热阻	123.9	165	50.3	66.4	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	63.1	53	50.2	0.2	°C/W
$R_{\theta JB}$	结至电路板热阻	67.4	87	23.4	15.6	°C/W
Ψ_{JT}	结至顶部特征参数	15.7	4.9	0.8	0.1	°C/W
Ψ_{JB}	结至电路板特征参数	66.6	85	23.4	15.6	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	7.3	不适用	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用手册。

5.6 热性能信息 - OPA4328

热指标 ⁽¹⁾		OPA4328	单位
		PW (TSSOP)	
		14 引脚	
$R_{\theta JA}$	结至环境热阻	95.5	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	29.3	°C/W
$R_{\theta JB}$	结至电路板热阻	49.0	°C/W
Ψ_{JT}	结至顶部特征参数	1.0	°C/W
Ψ_{JB}	结至电路板特征参数	48.4	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用手册。

5.7 电气特性

在 $T_A = 25^\circ\text{C}$ 、 $V_S = \pm 1.1\text{V}$ 至 $\pm 2.75\text{V}$ ($V_S = 2.2\text{V}$ 至 5.5V)， $R_L = 10\text{k}\Omega$ 连接至 $V_S / 2$ ， $V_{CM} = V_{OUT} = V_S / 2$ ，以及在制造最终测试中确定的最小和最大规格（除非另有说明）

参数		测试条件		最小值	典型值	最大值	单位
失调电压							
V _{OS}	输入偏移电压	OPA2328 和 OPA4328		±3	±50	μ V	
		OPA328		±3	±75		
dV _{OS} /dT	输入失调电压漂移 ⁽¹⁾	T _A = -40°C 至 +125°C	OPA328、 OPA2328D、DGK、 OPA4328	±0.15	±1	μ V/°C	
			OPA2328DRG	±0.15	±1.5		
PSRR	电源抑制比	V _S = ±1.1V 至 ±2.75V		±1	±10	μ V/V	
		V _S = ±1.1V 至 ±2.75V , T _A = - 40°C 至 +125°C		±15	±40		
	通道分离 (双通道、四通道)	f = 直流		140		dB	
		f = 100kHz		75			
输入偏置电流							
I _B	输入偏置电流 ⁽¹⁾			±0.2	±1	pA	
		T _A = 0°C 至 85°C		10			
		T _A = -40°C 至 +125°C		100			
I _{OS}	输入失调电流 ⁽¹⁾			±0.2	±1	pA	
		T _A = 0°C 至 85°C		10			
		T _A = -40°C 至 +125°C		100			
噪声							
	输入电压噪声	f = 0.1Hz 至 10Hz		3		μ V _{PP}	
e _N	输入电压噪声密度	f = 100Hz		25		nV/ √ Hz	
		f = 1kHz		9.8			
		f = 10kHz		6.1			
i _N	输入电流噪声	f = 10kHz		0.125		pA/ √ Hz	
输入电压							
V _{CM}	共模电压			(V ₋) - 0.1	(V ₊) + 0.1	V	
CMRR	共模抑制比	(V ₋) - 0.1V < V _{CM} < (V ₊) + 0.1V		106	120	dB	
			T _A = -40°C 至 +125°C	96	110		
			T _A = -40°C 至 +125°C , OPA4328	92.5	110		
输入电容							
Z _{ID}	差分			1 4		T Ω pF	
Z _{ICM}	共模			1 2		T Ω pF	
开环增益							
A _{OL}	开环电压增益	(V ₋) + 100mV < V _O < (V ₊) - 100mV		108	132	dB	
			T _A = -40°C 至 +125°C	96	130		
		(V ₋) + 200mV < V _O < (V ₊) - 200mV , R _L = 2kΩ		106	123		
			T _A = -40°C 至 +125°C	90			
频率响应							
GBW	增益带宽积	增益 = 100		40		MHz	
SR	压摆率	4V 阶跃, 增益 = +1		30		V/ μ s	

5.7 电气特性 (续)

在 $T_A = 25^\circ\text{C}$ 、 $V_S = \pm 1.1\text{V}$ 至 $\pm 2.75\text{V}$ ($V_S = 2.2\text{V}$ 至 5.5V)， $R_L = 10\text{k}\Omega$ 连接至 $V_S / 2$ ， $V_{CM} = V_{OUT} = V_S / 2$ ，以及在制造最终测试中确定的最小和最大规格 (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
t _S	趋稳时间	到 0.1%，1V 阶跃，增益 = +1		0.1		μ s	
		到 0.01%，1V 阶跃，增益 = +1		0.18			
	过载恢复时间	V _{IN} × 增益 > V _S		0.5		μ s	
THD+N	总谐波失真 + 噪声	V _O = 1V _{RMS} ，增益 = +1，f = 1kHz		0.0001		%	
输出							
	距离两个电源轨的电压输出摆幅	V _S = 2.2V		5		mV	
			R _L = 2kΩ	15			
		V _S = 5.5V	OPA328DBV、OPA2328D、DGK		5		
			OPA2328DRG、OPA4328		10		
			R _L = 2kΩ，OPA328DBV、OPA2328D/DGK		15		
			R _L = 2kΩ，OPA2328DRG、OPA4328		20		
I _{SC}	短路电流	灌电流，V _S = 5.5V		-65		mA	
		拉电流，V _S = 5.5V		55			
C _{LOAD}	容性负载驱动	增益 = +1		28		pF	
R _O	开环输出阻抗	f = 10kHz		55		Ω	
电源							
I _Q	每个放大器的静态电流	I _O = 0A		3.8	4.5	mA	
		I _O = 0A，T _A = - 40°C 至 +125°C		5.0			
关断 (OPA328SDBV 和 OPA4328RUM)							
I _{QSD}	关断时静态电流	所有放大器均为禁用状态		30	50	μA	
Z _{OFF}	关断时的输出阻抗	所有放大器均为禁用状态		100 16		GΩ pF	
V _{IH}	高电平输入电压	已启用放大器		(V+) - 0.5		V	
V _{IL}	低电平输入电压	已禁用放大器		(V -) + 0.5		V	
t _{ON}	输出使能时间	G = 1，V _{OUT} = 0.9 × V _S /2，所有放大器均为启用状态		10		μs	
t _{OFF}	输出禁用时间	G = 1，V _{OUT} = 0.1 × V _S /2，所有放大器均为禁用状态		3		μs	
	EN 引脚输入漏电流	V _{IH} = V+		0.02		μA	
		V _{IL} = V -		1			

(1) 根据多个批次的器件组装工作台系统测量值建立的规范。

5.8 典型特性

$T_A = 25^\circ\text{C}$ 、 $V_S = 5.5\text{V}$ 、 $V_{CM} = V_{OUT} = 1/2 V_S$ 、 $C_L = 20\text{pF}$ 且 $R_L = 10\text{k}\Omega$ (除非另有说明)




图 5-1. 失调电压产生分布




图 5-2. 失调电压产生分布




图 5-3. 失调电压与共模电压间的关系




图 5-4. 失调电压与共模电压间的关系




图 5-5. 开环增益和相位与频率间的关系




图 5-6. 开环增益与温度间的关系

5.8 典型特性 (续)

$T_A = 25^\circ\text{C}$ 、 $V_S = 5.5\text{V}$ 、 $V_{CM} = V_{OUT} = 1/2 V_S$ 、 $C_L = 20\text{pF}$ 且 $R_L = 10\text{k}\Omega$ (除非另有说明)




图 5-7. 输入偏置电流与共模电压间的关系




图 5-8. 输入偏置电流与温度间的关系




图 5-9. 静态电流与电源电压间的关系




图 5-10. 正输入偏置电流分布




图 5-11. 负输入偏置电流分布




图 5-12. 输入偏置失调电流分布

5.8 典型特性 (续)

$T_A = 25^\circ\text{C}$ 、 $V_S = 5.5\text{V}$ 、 $V_{CM} = V_{OUT} = 1/2 V_S$ 、 $C_L = 20\text{pF}$ 且 $R_L = 10\text{k}\Omega$ (除非另有说明)




图 5-13. PSRR 与温度间的关系




图 5-14. CMRR 与温度间的关系




图 5-15. CMRR 和 PSRR 与频率间的关系




图 5-16. 输入电压噪声频谱密度与频率间的关系




图 5-17. 0.1Hz 至 10Hz 输入电压噪声





图 5-18. 最大输出电压与频率间的关系


5.8 典型特性 (续)

$T_A = 25^\circ\text{C}$ 、 $V_S = 5.5\text{V}$ 、 $V_{CM} = V_{OUT} = 1/2 V_S$ 、 $C_L = 20\text{pF}$ 且 $R_L = 10\text{k}\Omega$ (除非另有说明)




$V_{V+} = 1.1\text{V}$, $V_{V-} = -1.1\text{V}$, 电流源负载

图 5-19. 输出电压摆幅与输出电流间的关系




$V_{V+} = 1.1\text{V}$, $V_{V-} = -1.1\text{V}$, 电流源负载

图 5-20. 输出电压摆幅与输出电流间的关系




$V_{V+} = 2.75\text{V}$, $V_{V-} = -2.75\text{V}$, 电流源负载

图 5-21. 输出电压摆幅与输出电流间的关系



$V_{V+} = 2.75\text{V}$, $V_{V-} = -2.75\text{V}$, 电流源负载

图 5-22. 输出电压摆幅与输出电流间的关系



$V_{V+} = 5.5\text{V}$, $V_{V-} = 0\text{V}$, 电压源负载

图 5-23. 输出电压摆幅与输出电流间的关系




图 5-24. 开环输出阻抗与频率间的关系

5.8 典型特性 (续)

$T_A = 25^\circ\text{C}$ 、 $V_S = 5.5\text{V}$ 、 $V_{CM} = V_{OUT} = 1/2 V_S$ 、 $C_L = 20\text{pF}$ 且 $R_L = 10\text{k}\Omega$ (除非另有说明)




图 5-25. 开环增益与电源电压和输出电压差值间的关系




图 5-26. 开环增益与电源电压和输出电压差值间的关系




图 5-27. 小信号过冲与负载电容间的关系




图 5-28. 小信号过冲与负载电容间的关系




图 5-29. THD+N 与振幅间的关系




图 5-30. THD+N 与频率间的关系

5.8 典型特性 (续)

$T_A = 25^\circ\text{C}$ 、 $V_S = 5.5\text{V}$ 、 $V_{CM} = V_{OUT} = 1/2 V_S$ 、 $C_L = 20\text{pF}$ 且 $R_L = 10\text{k}\Omega$ (除非另有说明)




图 5-31. 闭环增益与频率间的关系




图 5-32. 小信号阶跃响应




图 5-33. 小信号阶跃响应




图 5-34. 大信号阶跃响应





图 5-35. 大信号阶跃响应

6 详细说明

6.1 概述

OPAx328 系列具有高速精密放大器，使该运算放大器系列成为驱动高分辨率模数转换器 (ADC) 的理想选择。具有平坦频率特性的低输出阻抗以及零交叉失真电路可确保在整个输入共模范围内获得高线性度，从而通过 2.2V 至 5.5V 的单电源实现真正的轨到轨输入。

6.2 功能方框图



6.3 特性说明

6.3.1 输入和ESD 保护

OPAx328 在所有引脚上均整合了内部静电放电 (ESD) 保护电路。就输入和输出引脚而言, 这种保护主要包括输入引脚和电源引脚之间连接的导流二极管。如果电流不超过 10mA, 这些 ESD 保护二极管还能提供电路内输入过驱保护。许多输入信号本就会将电流限制在 10mA 以下; 因此不需要使用限制电阻器。图 6-1 展示了如何通过将串联输入电阻器 (R_{IN}) 添加到被驱动的输入端来限制输入电流。添加的电阻器会增加放大器输入端的热噪声; 因此, 在对噪声敏感的应用中, 该值必须非常小。




图 6-1. 输入电流保护

6.3.2 轨到轨输入

OPAx328 具有真正的轨到轨输入运行, 电源电压低至 $\pm 1.1V$ (2.2V)。OPAx328 放大器的设计中包括一个内部电荷泵, 该内部电荷泵使用超出外部电源 (V_{S+}) 约 1.6V 的内部电源轨为放大器输入级供电。这个内部电源轨可确保单个差分输入对运行, 并使其在非常宽的输入共模范围内保持非常高的线性度。独特的零交叉输入拓扑消除了许多轨到轨互补输入级运算放大器通常具有的输入失调电压转换区域。该拓扑可让 OPAx328 在整个共模输入范围内 (在两个电源轨的基础上向外扩展 100mV) 提供出色的共模性能 ($CMRR > 120dB$, 典型值)。当驱动模数转换器 (ADC) 时, OPAx328 的高线性度 V_{CM} 范围可确保出色线性性能和极低失真。

6.3.3 相位反转

OPAx328 运算放大器根据设计可在输入引脚电压超过电源电压时不受相位反转的影响, 因此能够提供更高的系统内稳定性和可预测性。图 6-2 显示了输入电压超过电源电压而未出现任何相位反转的情况。




图 6-2. 无相位反转

6.4 器件功能模式

OPAx328 运算放大器可在电源电压介于 2.2V 至 5.5V 的条件下正常工作。带有 S 后缀的器件具有关断功能。

7 应用和实现

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

7.1 应用信息

OPAx328 提供出色的直流和交流性能。这些器件采用高达 5.5V 的电源供电，并提供超低输入偏置电流和 40MHz 带宽。这些特性使得 OPAx328 系列强大的运算放大器非常适合于通信和工业应用。

7.1.1 容性负载和稳定性

OPAx328 设计用于跨阻放大器 (TIA) 和 ADC 输入驱动放大器的高速应用。与所有运算放大器一样，在某些特定情况下，OPAx328 可能会变得不稳定。当确定放大器在运行中能否保持稳定时，需要考虑特定运算放大器电路配置、布局、增益和输出负载等因素。与在更高噪声增益下工作的放大器相比，采用单位增益 (1V/V) 缓冲器配置并驱动容性负载的运算放大器更容易出现不稳定的情况 (请参阅图 5-28)。容性负载与运算放大器输出阻抗相结合后，在反馈增益内产生一个使相位裕度降级的极点。相位裕度的减小随着负载电容的增加而增加。在单位增益配置下运行时，OPAx328 在纯容性负载高达大约 100pF 时仍然保持稳定。

放大器在单位增益配置下运行时增大容性负载驱动能力的一种方法就是插入一个与输出串联的小电阻器 (R_S ，其大小通常为 10Ω 到 50Ω)，如图 7-1 所示。这个电阻器大大减少了与大容量负载相关的过冲和振铃。




图 7-1. 增强容性负载驱动能力

7.2 典型应用

7.2.1 双向电流检测

该单电源、低侧双向电流传感设计示例可以检测 $-1A$ 至 $+1A$ 的负载电流。单端输出范围为 110mV 至 3.19V。由于 OPAx328 具有低偏移电压和轨到轨输入和输出，因此该设计采用该器件。其中一个放大器配置为差分放大器，另一个放大器提供参考电压。

图 7-2 展示了原理图。




图 7-2. 双向电流感应原理图

7.2.1.1 设计要求

此设计示例要求如下：

- 电源电压：3.3V
- 输入：-1A 至 +1A
- 输出：1.65V ±1.54V (110mV 至 3.19V)

7.2.1.2 详细设计过程

负载电流 I_{LOAD} 流经分流电阻器 R_{SHUNT} ，产生分流电压 V_{SHUNT} 。然后由 U1A 和 R_1 至 R_4 构成的差分放大器放大分流电压。差分放大器的增益通过 R_4 与 R_3 之比设定。为了最大程度地减少误差，设置 $R_2 = R_4$ 且 $R_1 = R_3$ 。基准电压 V_{REF} 通过使用 U1B 缓冲电阻分压器的方式提供。传递函数由方程式 1 确定。

$$V_{OUT} = V_{SHUNT} \times \text{Gain}_{\text{Diff_Amp}} + V_{REF} \quad (1)$$

其中

- $V_{SHUNT} = I_{LOAD} \times R_{SHUNT}$
- $\text{Gain}_{\text{Diff_Amp}} = \frac{R_4}{R_3}$
- $V_{REF} = V_{CC} \times \left[\frac{R_6}{R_5 + R_6} \right]$

该设计中存在两种误差类型：失调电压和增益。增益误差是由分流电阻器的容差和 R_4 与 R_3 之比，以及类似的 R_2 与 R_1 之比造成的。失调电压误差是由分压器 (R_5 和 R_6) 以及 R_4 / R_3 之比与 R_2 / R_1 之比之间的接近程度而造成的。 R_2/R_1 之比影响差分放大器的 CMRR，最终导致了失调电压误差。

V_{SHUNT} 是低侧测量值，因此 V_{SHUNT} 的值是系统负载的接地电势。所以，必须对 V_{SHUNT} 使用最大值。在此设计中， V_{SHUNT} 的最大值设置为 100mV。方程式 2 计算分流电阻器的最大值，假设最大分流电压为 100mV，最大负载电流为 1A。

$$R_{SHUNT(\text{Max})} = \frac{V_{SHUNT(\text{Max})}}{I_{LOAD(\text{Max})}} = \frac{100 \text{ mV}}{1 \text{ A}} = 100 \text{ m}\Omega \quad (2)$$

R_{SHUNT} 的容差与成本成正比。在此设计中，选择容差为 0.5% 的分流电阻器。如果需要更高的精度，请选择 0.1% 或更佳电阻器。

由于负载电流是双向电流，因此并联电压范围为 -100mV 至 $+100\text{mV}$ 。此电压在到达运算放大器 U1A 前，由 R_1 和 R_2 分压。请确保 U1A 同相节点处的电压在器件的共模范围内。所以，使用共模范围扩展到低于负电源电压的运算放大器（例如 OPAx328）非常重要。最后，为更大幅度地降低失调电压误差，OPAx328 的典型失调电压仅为 $\pm 3\mu\text{V}$ （最大值 $\pm 25\mu\text{V}$ ）。

假设对称负载电流为 -1A 至 $+1\text{A}$ ，分压电阻器（ R_5 和 R_6 ）必须相等。为了与分流电阻器保持一致，必须选择 0.5% 的容差。为了更大程度地降低功耗，使用了 $10\text{k}\Omega$ 电阻器。

要设置差分放大器的增益，必须考虑 OPAx328 的共模范围和输出摆幅。方程式 3 和方程式 4 分别展示了在给定 3.3V 电源的情况下 OPAx328 的典型共模范围和最大输出摆幅。

$$-100\text{mV} < V_{CM} < 3.4\text{V} \quad (3)$$

$$100\text{mV} < V_{OUT} < 3.2\text{V} \quad (4)$$

现在可通过方程式 5 中所示的公式计算差分放大器的增益：

$$\text{Gain}_{\text{Diff_Amp}} = \frac{V_{OUT_Max} - V_{OUT_Min}}{R_{SHUNT} \times (I_{MAX} - I_{MIN})} = \frac{3.2\text{V} - 100\text{mV}}{100\text{m}\Omega \times [1\text{A} - (-1\text{A})]} = 15.5 \frac{\text{V}}{\text{V}} \quad (5)$$

R_1 和 R_3 的电阻值选定为 $1\text{k}\Omega$ 。 R_2 和 R_4 的电阻值选定为 $15.4\text{k}\Omega$ ，因为该值最接近标准值。因此，计算出的差分放大器增益为 15.4V/V 。

电路的增益误差主要取决于 R_1 至 R_4 ，因此选择了容差为 0.1% 的电阻器。该配置降低了设计中需要两点校准的可能性。如有需要，简单进行一点校准可消除 0.5% 电阻器产生的失调电压误差。

7.2.1.3 应用曲线




图 7-3. 双向电流检测电路性能：输出电压与输入电流间的关系


7.2.2 跨阻放大器

OPAx328 具有宽增益带宽、低输入偏置电流、低输入电压和电流噪声，因此是出色的宽带光电二极管跨阻放大器。低电压噪声很重要，因为光电二极管电容会导致电路的有效噪声增益在高频时增加。

图 7-4 表明跨阻设计的关键要素是：

- 预期的二极管电容 (C_D)，其中包括寄生输入共模电压和差模输入电容
- 所需的跨阻增益 (R_F)
- 增益带宽 (GBW) = 40MHz

在确定好这三个变量后，可通过设置反馈电容器 (C_F) 值来控制频率响应。 C_F 包括 R_F 的杂散电容 (对于典型的表面贴装电阻器，此电容为 0.2pF)。



注意： C_F 是可选的，可防止增益峰化，并包括 R_F 的杂散电容。

图 7-4. 双电源跨阻放大器


为获得优化的频率响应，请使用方程 6 设置反馈极点：

$$\frac{1}{2\pi R_F C_F} = \sqrt{\frac{GBW}{4\pi R_F C_D}} \quad (6)$$

方程 7 计算了带宽：

$$f_{-3dB} = \sqrt{\frac{GBW}{2\pi R_F C_D}} \quad (\text{Hz}) \quad (7)$$

对于单电源应用，可使用正的直流电压对 +IN 输入进行偏置，从而使输出在光电二极管不受任何光线照射时达到真正的零点，并且在响应时不会出现由负电源轨导致的额外延迟。图 7-5 显示了该配置。该偏置电压也出现在光电二极管上，可提供反向偏置以加快运算速度。



注意： C_F 是可选的，可防止增益峰化，并包括 R_F 的杂散电容。

图 7-5. 单电源跨阻放大器

有关更多信息，请参阅[用直观方式补偿跨阻放大器应用手册](#)。

7.3 电源相关建议

OPAx328 的额定工作电压为 2.2V 至 5.5V ($\pm 1.1\text{V}$ 至 $\pm 2.75\text{V}$)；多种规格适用于 -40°C 至 $+125^{\circ}\text{C}$ 的温度范围。[节 5.8](#) 中介绍了可能会随工作电压或温度的变化而显著变化的参数。

小心

电源电压大于 6V 可能会对器件造成损坏；请参阅[节 5.1](#)。

将 $0.1\mu\text{F}$ 旁路电容器置于电源引脚附近，以减少来自高噪声电源或高阻抗电源的耦合误差。有关旁路电容器放置的更多详细信息，请参阅[节 7.4](#)。

7.4 布局

7.4.1 布局指南

OPA328 是宽带放大器。为了获得器件的完整工作性能，请使用良好的高频 PCB 布局实践。连接每个电源引脚和接地端之间的旁路电容器，位置应尽量靠近器件。设计旁路电容器走线时，应尽量减小电感。

7.4.2 布局示例




图 7-6. 非反相配置的运算放大器电路板布局

8 器件和文档支持

8.1 器件支持

8.1.1 开发支持

8.1.1.1 PSpice® for TI

PSpice® for TI 是可帮助评估模拟电路性能的设计和仿真环境。在进行布局和制造之前创建子系统设计和原型设计，可降低开发成本并缩短上市时间。

8.1.1.2 TINA-TI™ 仿真软件 (免费下载)

TINA-TI™ 仿真软件是一款简单易用、功能强大且基于 SPICE 引擎的电路仿真程序。TINA-TI 仿真软件是 TINA™ 软件的一款免费全功能版本，除了一系列无源和有源模型外，此版本软件还预先载入了一个宏模型库。TINA-TI 仿真软件提供所有传统的 SPICE 直流、瞬态和频域分析，以及其他设计功能。

TINA-TI 仿真软件提供全面的后处理能力，便于用户以多种方式获得结果，用户可从[设计和仿真工具网页](#)免费下载。虚拟仪器提供选择输入波形和探测电路节点、电压以及波形的能力，从而构建一个动态的快速启动工具。

备注

必须安装 TINA 软件或者 TINA-TI 软件后才能使用这些文件。请从 [TINA-TI™ 软件文件夹](#) 中下载免费的 TINA-TI 仿真软件。

8.1.1.3 DIP-Adapter-EVM

借助 [DIP-Adapter-EVM](#) 加快运算放大器的原型设计和测试，该 EVM 有助于快速轻松地连接小型表面贴装器件并且价格低廉。使用随附的 Samtec 端子板连接任何受支持的运算放大器，或者将这些端子板直接连接至现有电路。DIP-Adapter-EVM 套件支持以下业界通用封装：D 或 U (SOIC-8)、PW (TSSOP-8)、DGK (VSSOP-8)、DBV (SOT-23-6、SOT-23-5 和 SOT-23-3)、DCK (SC70-6 和 SC70-5) 和 DRL (SOT563-6)。

8.1.1.4 DIYAMP-EVM

[DIYAMP-EVM](#) 是一款独特的评估模块 (EVM)，可提供真实的放大器电路，使用户能够快速评估设计概念并验证仿真。此 EVM 采用 3 种业界通用封装选项 (SC70、SOT23 和 SOIC) 并提供 12 种流行的放大器配置，包括放大器、滤波器、稳定性补偿以及同时适用于单电源和双电源的比较器配置。

8.1.1.5 模拟滤波器设计器

[设计和仿真工具网页](#) 以基于网络的工具形式提供[模拟滤波器设计器](#)，用户可以利用该设计器在短时间内完成多级有源滤波器设计方案的设计、优化和仿真。

8.2 文档支持

8.2.1 相关文档

使用此器件时，建议参阅以下文档（可从 www.ti.com 下载）：

- 德州仪器 (TI)，[软件起搏器检测设计指南](#)
- 德州仪器 (TI)，[TIDA-00378 原理图和框图](#)
- 德州仪器 (TI)，[用于空气质量监测的 PM2.5/PM10 颗粒传感器模拟前端设计设计指南](#)
- 德州仪器 (TI)，[QFN/SON PCB 连接应用手册](#)
- 德州仪器 (TI)，[Quad Flatpack No-Lead 逻辑封装应用手册](#)
- 德州仪器 (TI)，[用直观方式补偿跨阻放大器应用手册](#)
- 德州仪器 (TI)，[FET 跨阻放大器噪声分析应用手册](#)
- 德州仪器 (TI)，[高速运算放大器噪声分析应用手册](#)

8.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

8.5 商标

e-trim™, TINA-TI™, and TI E2E™ are trademarks of Texas Instruments.

TINA™ is a trademark of DesignSoft, Inc.

PSpice® is a registered trademark of Cadence Design Systems, Inc.

所有商标均为其各自所有者的财产。

8.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.7 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision F (October 2025) to Revision G (March 2026)	Page
向 50 μ V 时的“输入失调电压”规格条件添加了 OPA4328.....	8
在“输入失调电压漂移参数”中添加了以下脚注：“根据多个批次的器件组装工作台系统测量值建立的规范。”.....	8

Changes from Revision E (January 2025) to Revision F (October 2025) Page

- 将 OPA4328 器件状态从“预发布”更改为“量产数据” 1
- 从数据表中删除了 OPA4328 RUM (WQFN, 16) 预发布封装选项..... 1
- 更新了 OPA2328 (WCSP, 24) 引脚排列方向并添加了关断功能..... 3
- 为输入偏置电流最大值添加了以下脚注：“根据多个批次的器件组装工作台系统测量值建立的规范。” 8
- 为输入失调电流最大值添加了以下脚注：“根据多个批次的器件组装工作台系统测量值建立的规范。” 8

Changes from Revision D (December 2023) to Revision E (January 2025) Page

- 向器件信息中添加了 OPA2328 YBJ 封装..... 1
- 添加了 OPA2328 YBJ (WCSP, 24) 和引脚配置及引脚功能表..... 3
- 向热性能信息 - OPA2328 表添加了 YBJ DSBGA 封装..... 7

Changes from Revision C (May 2023) to Revision D (December 2023) Page

- 将 OPA2328 D (SOIC, 8) 和 DRG (WSON, 8) 封装状态从预发布更改为量产数据 (正在供货) 并添加了相关内容..... 1

Changes from Revision B (November 2022) to Revision C (May 2023) Page

- 将 OPA328 DBV (SOT-23, 5) 封装从预告信息 (预发布) 更改为量产数据 (正在供货) 1
- 添加了 OPA4328 PW (TSSOP, 14) 和 RUM (WQFN, 16) 引脚配置和引脚功能表..... 3

Changes from Revision A (June 2022) to Revision B (November 2022) Page

- 将 OPA328 器件状态从预发布更改为预告信息..... 1
- 向绝对最大额定值中添加了结温..... 6

Changes from Revision * (February 2022) to Revision A (June 2022) Page

- 将 OPA2328 从预告信息 (预发布) 更改为量产数据 (正在供货) 1

10 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
OPA2328DGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2K6S
OPA2328DGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2K6S
OPA2328DGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2K6S
OPA2328DGKT.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2K6S
OPA2328DR	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2328W
OPA2328DR.A	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2328W
OPA2328DRGR	Active	Production	SON (DRG) 8	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2328W
OPA2328DRGR.A	Active	Production	SON (DRG) 8	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2328W
OPA2328YBJR	Active	Production	DSBGA (YBJ) 24	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	OPA2328
OPA2328YBJR.A	Active	Production	DSBGA (YBJ) 24	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	OPA2328
OPA328DBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	OP328
OPA328DBVR.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	OP328
OPA4328PWR	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O4328PW

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA2328DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
OPA2328DR	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2328DRGR	SON	DRG	8	5000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
OPA2328YBJR	DSBGA	YBJ	24	3000	180.0	8.4	2.24	2.24	0.45	4.0	8.0	Q1
OPA328DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
OPA4328PWR	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA2328DGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
OPA2328DR	SOIC	D	8	3000	353.0	353.0	32.0
OPA2328DRGR	SON	DRG	8	5000	367.0	367.0	35.0
OPA2328YBJR	DSBGA	YBJ	24	3000	182.0	182.0	20.0
OPA328DBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
OPA4328PWR	TSSOP	PW	14	3000	353.0	353.0	32.0

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)



8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



VSSOP - 1.1 mm max height

Technical drawing of a 6-pin connector. The drawing includes a top view and a side view. The top view shows a rectangular component with six pins on the right side. Dimensions include a total width of 5.05 (typical) and 4.75, a pin pitch of 1.95 (2X), and a pin width of 0.65 (6X). A circular feature is labeled "PIN 1 INDEX AREA". The side view shows the component's profile with a height of 3.1 (typical) and 2.9, and a pin height of 0.38 (typical) and 0.25 (8X). A "SEATING PLANE" is indicated on the right side. Callouts A, B, and C are present. A table of values is provided at the bottom right:

⊕	0.13	Ⓜ	C	A	B
---	------	---	---	---	---




1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT


DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


DRG 8

WSON - 0.8 mm max height



3 x 3, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4225794/A



4218886/A 01/2020


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



DRG0008B

WSN - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4218886/A 01/2020

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DRG0008B

WSN - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
82% PRINTED SOLDER COVERAGE BY AREA
SCALE:25X

4218886/A 01/2020

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.




D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019


NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


YBJ0024



PACKAGE OUTLINE

DSBGA - 0.35 mm max height

DIE SIZE BALL GRID ARRAY



4226700/A 03/2021

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


YBJ0024

DSBGA - 0.35 mm max height

DIE SIZE BALL GRID ARRAY



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 30X



SOLDER MASK DETAILS
NOT TO SCALE

4226700/A 03/2021

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. See Texas Instruments Literature No. SNVA009 (www.ti.com/lit/snva009).

EXAMPLE STENCIL DESIGN

YBJ0024

DSBGA - 0.35 mm max height

DIE SIZE BALL GRID ARRAY





SOLDER PASTE EXAMPLE
 BASED ON 0.1 mm THICK STENCIL
 SCALE: 30X

4226700/A 03/2021

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.



4220202/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT



PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月