ZHCSPL5C March   2022  – May 2024 UCC27624-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 工作电源电流
      2. 6.3.2 输入级
      3. 6.3.3 使能功能
      4. 6.3.4 输出级
      5. 6.3.5 低传播延迟和紧密匹配的输出
    4. 6.4 器件功能模式
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 VDD 和欠压锁定
        2. 7.2.2.2 驱动电流和功率损耗
      3. 7.2.3 应用曲线
  9. 8 电源相关建议
  10. 9 布局
    1. 9.1 布局指南
    2. 9.2 布局示例
    3. 9.3 散热注意事项
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 第三方产品免责声明
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

4 引脚配置和功能

UCC27624-Q1 D 封装8 引脚 SOIC顶视图图 4-1 D 封装8 引脚 SOIC顶视图
UCC27624-Q1 DGN 封装8 引脚 VSSOP顶视图图 4-2 DGN 封装8 引脚 VSSOP顶视图
UCC27624-Q1 DSD 封装8 引脚 WSON顶视图图 4-3 DSD 封装8 引脚 WSON顶视图
表 4-1 引脚功能
引脚 类型(1) 说明
名称 DGN DSD D
ENA 1 1 I 通道 A 的使能输入。无论 INA 的状态如何，将 ENA 引脚设置为低电平将禁用通道 A 输出。将 ENA 拉至高电平会启用通道 A 输出。如果 ENA 保持悬空，则由于存在内部上拉电阻，默认启用通道 A。如果此引脚未使用，建议将其连接到 VDD。
ENB 8 8 I 通道 B 的使能输入。无论 INB 的状态如何，将 ENB 引脚设置为低电平会禁用通道 B 输出。将 ENB 拉至高电平会启用通道 B 输出。如果 ENB 保持悬空，则由于存在内部上拉电阻，默认启用通道 B。如果此引脚未使用，建议将其连接到 VDD。
GND 3 3 — 接地：所有信号都以此引脚为基准。
INA 2 2 I 通道 A 的输入。INA 是 UCC27624-Q1 器件的同相输入。如果 INA 未偏置或处于悬空状态，则 OUTA 会由于存在内部下拉电阻而保持为低电平。如果未使用此引脚，则将其连接到 GND。
INB 4 4 I 通道 B 的输入。INB 是 UCC27624-Q1 器件的同相输入。如果 INB 未偏置或处于悬空状态，则 OUTB 会由于存在内部下拉电阻而保持为低电平。如果未使用此引脚，则将其连接到 GND。
OUTA 7 7 O 通道 A 输出
OUTB 5 5 O 通道 B 输出
VDD 6 6 I 偏置电源输入。使用两个陶瓷电容器将此引脚旁路，通常为 ≥ 1μF 和 0.1µF，这两个电容器以该器件的 GND 引脚为基准。
散热焊盘 — — 通过较大的铜平面连接到 GND。此焊盘并不是连接到 GND 的低阻抗路径。
(1) I = 输入；O = 输出